2025-09-01
5 जी, एआई, और इलेक्ट्रिक वाहनों (ईवीएस) के युग में, उच्च-घनत्व इंटरकनेक्ट (एचडीआई) पीसीबी कॉम्पैक्ट, फास्ट और विश्वसनीय इलेक्ट्रॉनिक्स की रीढ़ बन गए हैं। एचडीआई वेरिएंट के बीच, 10-लेयर डिज़ाइन "स्वीट स्पॉट" के रूप में बाहर खड़े हैं-वे संतुलन घनत्व (0.4 मिमी पिच बीजीए और 45μM माइक्रोवियास का समर्थन करते हुए), सिग्नल स्पीड (28GHz+ MMWAVE), और मैन्युफैक्रेबिलिटी। 4- या 6-परत एचडीआई पीसीबी के विपरीत, 10-परत संस्करण उच्च गति वाले संकेतों को शोर पावर पथों से अलग कर सकते हैं, ईएमआई को 40%तक कम कर सकते हैं, और एकल बोर्ड में मल्टी-वोल्टेज सिस्टम (3.3 वी, 5 वी, 12 वी) को संभाल सकते हैं।
हालांकि, 10-लेयर एचडीआई पीसीबी जटिलता के बिना नहीं हैं। एक खराब डिज़ाइन किया गया स्टैकअप सिग्नल अखंडता (एसआई) को बर्बाद कर सकता है, थर्मल हॉटस्पॉट का कारण बन सकता है, या 30% अधिक दोष दरों को जन्म दे सकता है। इंजीनियरों और निर्माताओं के लिए, 10-परत एचडीआई स्टैकअप डिजाइन में महारत हासिल करना उच्च प्रदर्शन वाले उपकरणों की पूरी क्षमता को अनलॉक करने के लिए महत्वपूर्ण है-5 जी बेस स्टेशनों से ईवी बैटरी प्रबंधन सिस्टम (बीएमएस) तक।
यह गाइड 10-परत एचडीआई पीसीबी स्टैकअप, इष्टतम परत कॉन्फ़िगरेशन, सामग्री चयन, सिग्नल अखंडता सर्वोत्तम प्रथाओं और वास्तविक दुनिया के अनुप्रयोगों के मूल सिद्धांतों को तोड़ता है। डेटा-संचालित तुलना और कार्रवाई योग्य युक्तियों के साथ, यह आपको स्टैकअप डिजाइन करने में मदद करेगा जो उत्पादन लागत को ध्यान में रखते हुए सख्त प्रदर्शन मानकों को पूरा करते हैं।
चाबी छीनना
1. एक अच्छी तरह से डिज़ाइन किए गए 10-लेयर एचडीआई स्टैकअप 6-लेयर एचडीआई की तुलना में 40% कम ईएमआई वितरित करता है और 5 जी और रडार अनुप्रयोगों के लिए <1DB/इंच के नुकसान के साथ 28GHz+ MMWave संकेतों का समर्थन करता है।
2. "सिग्नल-ग्राउंड-पावर-ग्राउंड-सिग्नल" (SGPGS) उप-स्टैक कॉन्फ़िगरेशन क्रॉसस्टॉक को 50% तक कम कर देता है और ± 5% सहिष्णुता के साथ 50 and/100ω प्रतिबाधा बनाए रखता है।
3. मैटेरियल चयन सीधे एसआई को प्रभावित करता है: रोजर्स RO4350 (DK = 3.48) 28GHz पर सिग्नल लॉस को कम करता है, जबकि उच्च-TG FR4 (TGG170 ° C) कम-आवृत्ति पथों के लिए लागत और प्रदर्शन को संतुलित करता है।
4. कॉमोन स्टैकअप की गलतियाँ (जैसे, उच्च/कम-गति वाले संकेतों, अपर्याप्त जमीनी विमानों का मिश्रण) का कारण 10-परत एचडीआई सी विफलताओं का 60%-सख्त परत अलगाव और प्रतिबाधा नियंत्रण के साथ-साथ।
5.10-लेयर एचडीआई पीसीबी की लागत 2.5x से अधिक 6-लेयर संस्करणों से अधिक है, लेकिन कठोर वातावरण में 2x उच्च घटक घनत्व (1,800 घटक/sq.in) और 30% लंबा जीवनकाल प्रदान करता है।
10-लेयर एचडीआई पीसीबी स्टैकअप क्या है?
एक 10-लेयर एचडीआई पीसीबी स्टैकअप वैकल्पिक प्रवाहकीय तांबे (सिग्नल, पावर, ग्राउंड) और इन्सुलेट डाइलेक्ट्रिक (सब्सट्रेट, प्रीप्रग) परतों की एक स्तरित संरचना है, जो घनत्व और सिग्नल अखंडता को अधिकतम करने के लिए इंजीनियर है। मानक 10-लेयर पीसीबी (जो कि होल वीआईएएस पर भरोसा करते हैं) के विपरीत, 10-लेयर एचडीआई ने अंतरिक्ष को बर्बाद किए बिना परतों को जोड़ने के लिए अंधे/दफन माइक्रोवियास (45-100μm व्यास) का उपयोग किया है-0.4 मिमी पिच बीजीए और 25/25μM ट्रेस चौड़ाई/स्पेसिंग को सक्षम करता है।
10-परत एचडीआई स्टैकअप डिजाइन के मुख्य लक्ष्य
प्रत्येक 10-लेयर एचडीआई स्टैकअप को तीन गैर-परक्राम्य उद्देश्य प्राप्त करना चाहिए:
1.Signal आइसोलेशन: क्रॉसस्टॉक को कम करने के लिए शोर बिजली विमानों और डिजिटल सर्किट से अलग हाई-स्पीड सिग्नल (28GHz+)।
2. थर्मल प्रबंधन: उच्च शक्ति वाले घटकों (जैसे, ईवी बीएमएस आईसीएस) में हॉटस्पॉट से बचने के लिए 2-4 ग्राउंड/पावर विमानों में गर्मी वितरित करें।
3.Manufacturability: ± 3μM लेयर संरेखण सुनिश्चित करने के लिए अनुक्रमिक फाड़ना (उप-स्टैक का निर्माण) का उपयोग करें-स्टैक्ड माइक्रोविया के लिए महत्वपूर्ण।
10-परत एचडीआई बनाम मानक 10-परत पीसीबी: प्रमुख अंतर
HDI अंतर प्रौद्योगिकी और परत दक्षता के माध्यम से निहित है। नीचे बताया गया है कि 10-परत HDI मानक 10-परत पीसीबी के खिलाफ कैसे ढेर है:
| विशेषता | 10-परत एचडीआई पीसीबी स्टैकअप | मानक 10-परत पीसीबी स्टैकअप | प्रदर्शन पर प्रभाव |
|---|---|---|---|
| के माध्यम से | अंधा/दफन माइक्रोवियास (45-100μM) | होल वीस (200-500μM) के माध्यम से | एचडीआई: 2x उच्च घनत्व; 30% छोटा बोर्ड आकार |
| घनत्व घनत्व | 1,800 घटक/sq.in | 900 घटक/sq.in | HDI: 2x अधिक घटक फिट बैठता है (जैसे, 5G मॉडेम + जीपीएस) |
| संकेत गति समर्थन | 28GHZ+ (MMWAVE) | ≤10ghz | एचडीआई: 5 जी/रडार को मान्य करता है; मानक: हाई-स्पीड एसआई परीक्षणों में विफल रहता है |
| क्रॉसस्टॉक कमी | 50% (SGPGS उप-स्टैक के माध्यम से) | 20% (सीमित जमीनी विमान) | एचडीआई: क्लीनर सिग्नल; 40% कम BER (बिट त्रुटि दर) |
| विनिर्माण उपज | 90% (अनुक्रमिक फाड़ना के साथ) | 95% (सरल फाड़ना) | HDI: थोड़ा कम उपज, लेकिन उच्च प्रदर्शन |
| लागत (रिश्तेदार) | 2.5x | 1x | HDI: उच्च लागत, लेकिन उच्च-प्रदर्शन डिजाइनों के लिए उचित है |
उदाहरण: 5g छोटे सेल के लिए एक 10-लेयर HDI स्टैकअप 28GHz ट्रांसीवर, 4x 2.5Gbps ईथरनेट पोर्ट, और एक पावर मैनेजमेंट यूनिट (PMU) 120 मिमी × 120 मिमी पदचिह्न-वीएस में फिट बैठता है। एक मानक 10-परत पीसीबी के लिए 180 मिमी × 180 मिमी।
इष्टतम 10-परत एचडीआई स्टैकअप कॉन्फ़िगरेशन
कोई "एक-आकार-फिट-ऑल" 10-लेयर एचडीआई स्टैकअप नहीं है-लेकिन दो कॉन्फ़िगरेशन उच्च-प्रदर्शन अनुप्रयोगों पर हावी हैं: संतुलित एसजीपीजी (5+5) और उच्च-गति अलगाव (4+2+4)। विकल्प आपके सिग्नल मिक्स (हाई-स्पीड बनाम पावर) और एप्लिकेशन की जरूरतों पर निर्भर करता है।
कॉन्फ़िगरेशन 1: संतुलित SGPGS (5+5)-मिश्रित-सिग्नल डिजाइनों के लिए
यह सममित स्टैकअप 10 परतों को दो समान 5-परत उप-स्टैक (शीर्ष 1-5 और नीचे 6-10) में विभाजित करता है, उच्च गति वाले संकेतों और उच्च-शक्ति पथ (जैसे, ईवी एडास, औद्योगिक सेंसर) दोनों के साथ डिजाइनों के लिए आदर्श है।
| परत # | परत प्रकार | उद्देश्य | प्रमुख विनिर्देश |
|---|---|---|---|
| 1 | संकेत (बाहरी) | हाई-स्पीड सिग्नल (28GHz MMWAVE) | 25/25μm निशान; 2-3 परत करने के लिए अंधा vias |
| 2 | जमीनी विमान | परत 1 को बिजली से अलग करता है; सी संदर्भ | 1oz तांबा; 90% कवरेज |
| 3 | पावर प्लेन | 5V/12V पावर वितरित करता है | 2oz तांबा; संधारित्र पैड |
| 4 | जमीनी विमान | कम गति के संकेतों से शक्ति को अलग करता है | 1oz तांबा; 90% कवरेज |
| 5 | संकेत (आंतरिक) | कम गति डिजिटल/एनालॉग सिग्नल | 30/30μm निशान; परत 6 के लिए दफन vias |
| 6 | संकेत (आंतरिक) | कम गति डिजिटल/एनालॉग सिग्नल | 30/30μm निशान; 5 परत के लिए दफन vias |
| 7 | जमीनी विमान | दर्पण परत 4; शक्ति को अलग करता है | 1oz तांबा; 90% कवरेज |
| 8 | पावर प्लेन | 3.3V शक्ति वितरित करता है | 2oz तांबा; संधारित्र पैड |
| 9 | जमीनी विमान | दर्पण परत 2; आइसोलेट्स लेयर 10 | 1oz तांबा; 90% कवरेज |
| 10 | संकेत (बाहरी) | उच्च गति के संकेत (ईथरनेट 10 जीबीपीएस) | 25/25μm निशान; ब्लाइंड वियास टू लेयर 8–9 |
यह क्यों काम करता है
A.Symetry: फाड़ना के दौरान वॉरपेज को कम करता है (सीटीई बेमेल परतों में संतुलित)।
B.isolation: दोहरी जमीन विमानों ने उच्च गति (परत 1,10) को बिजली से अलग किया (परतों 3,8), क्रॉसस्टॉक को 50%तक काट दिया।
C.Flexibility: EV रडार मॉड्यूल के लिए 28GHz MMWAVE और 12V पावर पथ दोनों का समर्थन करता है।
कॉन्फ़िगरेशन 2: हाई-स्पीड आइसोलेशन (4+2+4)-28GHz+डिजाइनों के लिए
यह स्टैकअप एक केंद्रीय 2-लेयर पावर/ग्राउंड ब्लॉक (लेयर्स 5-6) को उच्च गति वाले उप-स्टैक (शीर्ष 1-4 और नीचे 7-10) को अलग करने के लिए समर्पित करता है, जो 5 जी एमएमवेव, सैटेलाइट संचार और रडार सिस्टम के लिए एकदम सही है।
| परत # | परत प्रकार | उद्देश्य | प्रमुख विनिर्देश |
|---|---|---|---|
| 1 | संकेत (बाहरी) | 28GHZ MMWAVE सिग्नल | 20/20μm निशान; परत 2 के लिए अंधा vias |
| 2 | जमीनी विमान | परत 1 के लिए सी संदर्भ; ईएमआई शील्ड | 1oz तांबा; 95% कवरेज |
| 3 | संकेत (आंतरिक) | 10Gbps अंतर जोड़े | 25/25μm निशान; 4 परत के लिए दफन vias |
| 4 | जमीनी विमान | शक्ति से उच्च गति को अलग करता है | 1oz तांबा; 95% कवरेज |
| 5 | पावर प्लेन | 3.3V कम-शोर शक्ति वितरित करता है | 1oz तांबा; न्यूनतम ट्रेस क्रॉसिंग |
| 6 | जमीनी विमान | सेंट्रल शील्ड; नीचे उप-स्टैक से शक्ति को अलग करता है | 1oz तांबा; 95% कवरेज |
| 7 | जमीनी विमान | दर्पण परत 4; नीचे के संकेतों को अलग करता है | 1oz तांबा; 95% कवरेज |
| 8 | संकेत (आंतरिक) | 10Gbps अंतर जोड़े | 25/25μm निशान; दफन vias to लेयर 7 |
| 9 | जमीनी विमान | दर्पण परत 2; परत 10 के लिए सी संदर्भ | 1oz तांबा; 95% कवरेज |
| 10 | संकेत (बाहरी) | 28GHZ MMWAVE सिग्नल | 20/20μm निशान; परत 9 के लिए अंधा vias |
यह क्यों काम करता है
A.Central Shield: लेयर 5-6 शीर्ष और नीचे उच्च गति वाले उप-स्टैक के बीच "फैराडे पिंजरे" के रूप में कार्य करते हैं, ईएमआई को 60%तक कम करते हैं।
B.minimal पावर क्रॉसिंग: पावर लेयर 5 तक ही सीमित है, सिग्नल पथ के व्यवधान से बचने के लिए।
C.HIGH-SPEED फोकस: 4 सिग्नल लेयर्स 28GHz/10Gbps पथों के लिए समर्पित-5G बेस स्टेशन ट्रांसीवर्स के लिए आदर्श।
स्टैकअप तुलना: कौन सा कॉन्फ़िगरेशन चुनना है?
| कारक | संतुलित SGPGS (5+5) | उच्च गति अलगाव (4+2+4) | के लिए सबसे अच्छा |
|---|---|---|---|
| उच्च गति की परतें | 4 (परतें 1,5,6,10) | 6 (परतें 1,3,8,10 + आंशिक 2,9) | 5+ Gbps डिजाइन: अलगाव चुनें |
| बिजली की परतें | 2 (परतें 3,8) - 2oz तांबा | 1 (परत 5) - 1oz तांबा | उच्च-शक्ति (10a+) डिजाइन: संतुलित चुनें |
| क्रॉसस्टॉक कमी | 50% | 60% | 28GHZ+ MMWAVE: अलगाव चुनें |
| manufacturability | आसान (सममित उप-स्टैक) | हार्डर (केंद्रीय शक्ति ब्लॉक संरेखण) | कम मात्रा वाले प्रोटोटाइप: संतुलित चुनें |
| लागत (रिश्तेदार) | 1x | 1.2x | बजट-संवेदनशील: संतुलित चुनें |
सिफारिश: ईवी बीएमएस या औद्योगिक सेंसर (मिश्रित उच्च गति/शक्ति) के लिए, संतुलित स्टैकअप का उपयोग करें। 5G MMWAVE या RADAR (शुद्ध उच्च गति) के लिए, हाई-स्पीड आइसोलेशन स्टैकअप का उपयोग करें।
10-परत एचडीआई स्टैकअप के लिए सामग्री चयन
सामग्री 10-परत HDI SI और विश्वसनीयता बनाती है या तोड़ती है। गलत सब्सट्रेट या Prepreg सिग्नल लॉस को 40% बढ़ा सकता है या थर्मल साइकिलिंग में परिसीमन का कारण बन सकता है। नीचे महत्वपूर्ण सामग्री और उनके विनिर्देश हैं:
1। सब्सट्रेट और प्रीप्रग: बैलेंस एसआई और कॉस्ट
सब्सट्रेट (कोर सामग्री) और Prepreg (बॉन्डिंग सामग्री) ढांकता हुआ स्थिर (DK), लॉस स्पर्शरेखा (DF), और थर्मल प्रदर्शन - सभी कुंजी से सी के लिए निर्धारित करते हैं।
| सामग्री प्रकार | DK @ 1GHz | Df @ 1ghz | थर्मल चालकता (डब्ल्यू/एम · के) | टीजी (° C) | लागत (FR4 के सापेक्ष) | के लिए सबसे अच्छा |
|---|---|---|---|---|---|---|
| उच्च टीजी एफआर 4 | 4.2-4.6 | 0.02–0.03 | 0.3–0.4 | 170–180 | 1x | कम-आवृत्ति परतें (शक्ति, कम गति के संकेत) |
| रोजर्स RO4350 | 3.48 | 0.0037 | 0.6 | 180 | 5x | हाई-स्पीड लेयर्स (28GHz MMWAVE) |
| polyimide | 3.0–3.5 | 0.008–0.01 | 0.2–0.4 | 260 | 4 एक्स | लचीला 10-परत HDI (Wearables, Foldables) |
| सिरेमिक से भरे FR4 | 3.8-4.0 | 0.008–0.01 | 0.8–1.0 | 180 | 2x | थर्मल-क्रिटिकल लेयर्स (ईवी पावर पाथ) |
10-परत एचडीआई के लिए सामग्री रणनीति
A. High- स्पीड लेयर्स (1,3,8,10): सिग्नल लॉस (0.8DB/इंच 28GHz बनाम 2.5db/Inch FR4 के लिए) को कम करने के लिए रोजर्स RO4350 का उपयोग करें।
B.Power/ग्राउंड लेयर्स (2,3,7,8): लागत दक्षता और तापीय चालकता के लिए उच्च-TG FR4 या सिरेमिक से भरे FR4 का उपयोग करें।
C.Prepreg: CTE बेमेल से बचने के लिए सब्सट्रेट (जैसे, RO4350 परतों के लिए रोजर्स 4450F) से मेल करें।
उदाहरण: 5G के लिए एक 10-परत HDI, सभी परतों के लिए रोजर्स का उपयोग करके 30% बनाम 30% बनाम किक्टिंग सामग्री लागत के लिए 1,3,8,10 और उच्च-टीजी FR4 के लिए रोजर्स RO4350 का उपयोग करता है।
2। कॉपर पन्नी: हाई-स्पीड एसआई के लिए चिकनाई
कॉपर पन्नी सतह खुरदरापन (आरए) सीधे उच्च आवृत्तियों पर कंडक्टर के नुकसान को प्रभावित करता है-रस की सतह त्वचा-प्रभाव हानि को बढ़ाती है (सिग्नल सतह के साथ यात्रा)।
| तांबे की पन्नी प्रकार | आरए (μM) | कंडक्टर हानि @ 28GHz (db/inch) | वर्तमान क्षमता (1 मिमी ट्रेस) | के लिए सबसे अच्छा |
|---|---|---|---|---|
| रोल्ड कॉपर (आरए) | <0.5 | 0.3 | 10 ए | हाई-स्पीड लेयर्स (28GHz MMWAVE) |
| इलेक्ट्रोलाइटिक तांबा | 1-2 | 0.5 | 12 ए | पावर/ग्राउंड लेयर्स (2 ऑउंस कॉपर) |
सिफारिश
A.use ने कंडक्टर के नुकसान को 40%तक कम करने के लिए हाई-स्पीड सिग्नल लेयर्स (1,3,8,10) के लिए रोल किया।
पावर/ग्राउंड लेयर्स (2,3,7,8) के लिए B.use इलेक्ट्रोलाइटिक कॉपर वर्तमान क्षमता को अधिकतम करने के लिए (2oz एड कॉपर 30A को 1 मिमी निशान के लिए संभालता है)।
3। सतह खत्म: एसआई और सोल्डेबिलिटी की रक्षा करें
भूतल खत्म तांबे के ऑक्सीकरण को रोकता है और 10-परत एचडीआई में 0.4 मिमी पिच बीजीए के लिए विश्वसनीय टांका लगाने के लिए विश्वसनीय टांका लगाना सुनिश्चित करता है।
| सतह खत्म | मोटाई | मिलाप की | सिग्नल लॉस @ 28GHz (db/inch) | के लिए सबसे अच्छा |
|---|---|---|---|---|
| एनआईजी (इलेक्ट्रोलेस निकेल विसर्जन सोना) | 2–5μm नी + 0.05μm एयू | उत्कृष्ट (18 महीने का शेल्फ जीवन) | 0.05 | हाई-स्पीड बीजीएएस (5 जी मोडेम), मेडिकल डिवाइस |
| Enepig (इलेक्ट्रोलेस निकल इलेक्ट्रोलेस पैलेडियम विसर्जन सोना) | 2-5μm NI + 0.1μm PD + 0.05μm Au | सुपीरियर (24 महीने का शेल्फ जीवन) | 0.04 | एयरोस्पेस, ईवी एडास (कोई "ब्लैक पैड" जोखिम नहीं) |
| विसर्जन चांदी (कल्पना) | 0.1–0.2μm | अच्छा (6 महीने का शेल्फ जीवन) | 0.06 | लागत-संवेदनशील उच्च गति डिजाइन (वाईफाई 7) |
आलोचनात्मक विकल्प
10-परत HDI के लिए HASL (हॉट एयर सोल्डर लेवलिंग) से बचें-इसकी खुरदरी सतह (RA 1-2μM) 28GHz पर 0.2db/इंच सिग्नल लॉस को जोड़ता है, जो रोजर्स सब्सट्रेट के लाभों को पूर्ववत करता है। ENIG या ENEPIG उच्च गति वाले डिजाइनों के लिए एकमात्र व्यवहार्य विकल्प हैं।
10-परत एचडीआई स्टैकअप के लिए सिग्नल अखंडता अनुकूलन
सिग्नल अखंडता (एसआई) 10-परत एचडीआई पीसीबी के लिए मेक-या-ब्रेक फैक्टर है-यहां तक कि सिग्नल लॉस में 1 डीबी की वृद्धि 5 जी या रडार डिजाइन को बेकार कर सकती है। नीचे सबसे प्रभावशाली SI अनुकूलन रणनीतियाँ हैं, जो डेटा द्वारा समर्थित हैं:
1। प्रतिबाधा नियंत्रण: 50ω/100 the सहिष्णुता बनाए रखें
प्रतिबाधा बेमेल (जैसे, 50 and के बजाय 55।) सिग्नल प्रतिबिंब का कारण बनता है, बिट त्रुटि दर (BER) को 40%बढ़ाता है। 10-परत के लिए HDI:
A.Single-endend सिग्नल (MMWAVE, USB): लक्ष्य 50 ± ± 5%। 0.15 मिमी-चौड़ी, 1oz रोल्ड कॉपर के निशान को रोजर्स RO4350 (0.1 मिमी ढांकता हुआ मोटाई) पर लुढ़का हुआ तांबे के निशान के साथ प्राप्त करें।
B.Differential जोड़े (Ethernet 10Gbps, PCIE): लक्ष्य 100 ± ± 5%। 0.2 मिमी वाइड निशान का उपयोग करें 0.2 मिमी रिक्ति (1oz तांबा, रोजर्स RO4350) के साथ।
| ट्रेस पैरामीटर | 50 एकल-समाप्त (रोजर्स RO4350) | 100 अंतर जोड़ी (रोजर्स RO4350) |
|---|---|---|
| ट्रेस चौड़ाई | 0.15 mm | 0.2 मिमी |
| ट्रेस स्पेसिंग | एन/ए (एकल ट्रेस) | 0.2 मिमी |
| ढांकता हुआ मोटाई | 0.1 मिमी | 0.1 मिमी |
| तांबे की मोटाई | 1oz (35μm) | 1oz (35μm) |
| प्रतिबाधा सहिष्णुता | ± 5% | ± 5% |
टूल टिप: ट्रेस आयामों को स्वचालित करने के लिए Altium डिजाइनर के प्रतिबाधा कैलकुलेटर का उपयोग करें - मैनुअल त्रुटियों को 70%तक कम कर देता है।
2। परत अलगाव के साथ सिग्नल हानि को कम करें
उच्च गति के संकेत (28GHz+) ढांकता हुआ नुकसान (सब्सट्रेट द्वारा अवशोषित) और कंडक्टर हानि (तांबे में गर्मी) के कारण ताकत खो देते हैं। इसे कम करें:
A.Dedicated ग्राउंड प्लेन: हर हाई-स्पीड सिग्नल लेयर (जैसे, लेयर 2 के तहत लेयर 1, लेयर 9 लेयर 10 के तहत लेयर 10) से सटे एक ग्राउंड प्लेन रखें। यह एक "माइक्रोस्ट्रिप" या "स्ट्रिपलाइन" कॉन्फ़िगरेशन बनाता है जो नुकसान को 30%तक कम करता है।
B.Short ट्रेस लंबाई: 28GHz निशान <5cm रखें- प्रत्येक अतिरिक्त सेंटीमीटर 0.8db नुकसान जोड़ता है। लंबे रास्तों के लिए, रिपीटर्स या इक्विलाइज़र का उपयोग करें।
स्टब्स के माध्यम से C.avoid: स्टब्स (सेगमेंट के माध्यम से अप्रयुक्त) प्रतिबिंब का कारण बनता है - 28GHz सिग्नल के लिए स्टब्स <0.5 मिमी के माध्यम से रखें। स्टब्स को खत्म करने के लिए ब्लाइंड वियास (होल के बजाय) का उपयोग करें।
परीक्षण परिणाम: समर्पित जमीन विमानों के साथ एक 10-परत एचडीआई और 4 सेमी 28GHz निशान में 3.2DB कुल नुकसान था-वीएस। साझा जमीनी विमानों और 6 सेमी निशान के साथ एक डिजाइन के लिए 5.6db।
3। उचित रूटिंग के साथ क्रॉसस्टॉक को कम करें
क्रॉसस्टॉक (आसन्न निशान के बीच सिग्नल रिसाव) उच्च घनत्व 10-परत एचडीआई में एसआई को नीचा दिखाता है। इसके साथ ठीक करें:
A.Trace रिक्ति: उच्च गति के निशान (जैसे, 0.15 मिमी निशान के लिए 0.45 मिमी रिक्ति) के बीच 3x ट्रेस चौड़ाई रिक्ति बनाए रखें। यह क्रॉसस्टॉक में 60%की कटौती करता है।
B. Ground Vias: अंतर जोड़े के साथ प्रत्येक 2 मिमी के माध्यम से एक जमीन रखें - एक "ढाल" बनाता है जो सिग्नल रिसाव को अवरुद्ध करता है।
C.Layer पृथक्करण: आसन्न परतों (जैसे, परतें 1 और 3) पर उच्च गति के निशान को रूट करने से बचें। ऊर्ध्वाधर क्रॉसस्टॉक को 70%तक कम करने के लिए उन्हें एक ग्राउंड प्लेन (लेयर 2) के साथ अलग करें।
| क्रॉसस्टॉक कमी विधि | क्रॉसस्टॉक पर प्रभाव (28GHz) | कार्यान्वयन लागत |
|---|---|---|
| 3x ट्रेस स्पेसिंग | -60% | कम (कोई अतिरिक्त लागत नहीं) |
| ग्राउंड वियास हर 2 मिमी | -45% | मध्यम (अतिरिक्त vias) |
| परतों के बीच ग्राउंड प्लेन | -70% | उच्च (अतिरिक्त परत) |
4। एसआई को संरक्षित करने के लिए थर्मल प्रबंधन
ओवरहीटिंग सब्सट्रेट डीके और तांबे की चालकता को कम कर देता है - जिसमें से दोनों ही नुकसान पहुंचाते हैं। 10-परत के लिए HDI:
ए। कॉपर पावर/ग्राउंड प्लेन: बिजली विमानों के लिए 2 ऑउंस कॉपर का उपयोग करें (संतुलित स्टैकअप में 3,8 परतें) -वह 1 ऑउंस कॉपर की तुलना में 2x तेजी से फैलती हैं।
B.Thermal VIAS: इनर जमीनी विमानों में गर्मी को स्थानांतरित करने के लिए गर्म घटकों (जैसे, 5 जी पीएएस) के तहत 0.3 मिमी कॉपर से भरे वीआईएएस ड्रिल करें। थर्मल वीआईएएस का 10x10 सरणी घटक तापमान को 20 डिग्री सेल्सियस से कम करता है।
C.avoid Hotspots: उच्च गति के निशान से दूर समूह उच्च-शक्ति वाले घटक (जैसे, वोल्टेज नियामक)-2W घटक से गिरावट से पास के सिग्नल लॉस को 0.5db/इंच तक बढ़ा सकते हैं।
कॉमन 10-लेयर एचडीआई स्टैकअप गलतियाँ (और उनसे कैसे बचें)
यहां तक कि अनुभवी इंजीनियर स्टैकअप त्रुटियां करते हैं जो सी को बर्बाद करते हैं। नीचे शीर्ष गलतियाँ और समाधान हैं:
1। एक ही परत पर उच्च गति और बिजली संकेतों को मिलाकर
A.Mistake: एक ही परत पर 28GHz MMWAVE निशान और 12V पावर पथों को रूट करना (जैसे, परत 1)। पावर शोर हाई-स्पीड सिग्नल में लीक हो जाता है, बीईआर को 50%बढ़ाता है।
B.Solution: समर्पित विमानों (परतों 3,8) और बाहरी/आंतरिक सिग्नल परतों (परतें 1,3,8,10) के लिए उच्च गति के संकेतों को परिभाषित करें। बाधाओं के रूप में जमीन विमानों का उपयोग करें।
2। अपर्याप्त ग्राउंड प्लेन कवरेज
A.Mistake: ठोस विमानों के बजाय "ग्रिड" ग्राउंड विमानों (1 मिमी अंतराल) का उपयोग करना-उच्च-गति संकेतों के लिए उच्च-प्रतिबाधा वापसी पथ बनाता है।
B.Solution: ≥90% कवरेज के साथ ठोस जमीन विमानों का उपयोग करें। केवल ट्रेस क्रॉसिंग के लिए छोटे अंतराल (.50.5 मिमी) जोड़ें-उच्च गति वाले रास्तों से दूर अंतराल।
3। प्लेसमेंट के माध्यम से गरीब
A.Mistake: उच्च गति वाले सिग्नल पथों में-होल VIAS के माध्यम से रखना-वे परजीवी इंडक्शन के 1-2NH जोड़ते हैं, जिससे प्रतिबिंब होता है।
B.Solution: बाहरी-परत संकेतों (जैसे, परत 1 → 2) के लिए ब्लाइंड VIAS का उपयोग करें और आंतरिक-परत कनेक्शन के लिए दफन VIAS (जैसे, परत 3 → 4)। स्टब्स> 0.5 मिमी के माध्यम से बचें।
4। परतों के बीच सीटीई बेमेल
A.Mistake: विशाल अलग CTE (जैसे, रोजर्स RO4350 (14 PPM/° C) और शुद्ध एल्यूमीनियम कोर (23 PPM/° C)) के साथ सामग्री का उपयोग करना - थर्मल साइकिलिंग के दौरान परिसीमन का कारण बनता है।
B.Solution: आसन्न परतों का मैच CTE। उदाहरण के लिए, रोजर्स 4450F Prepreg (14 PPM/° C) के साथ ROGERS RO4350 को पेयर करें और डिस्मिलर सामग्री को मिलाने से बचें।
5। विनिर्माण सहिष्णुता को अनदेखा करना
A.Mistake: आदर्श आयामों (जैसे, 0.15 मिमी निशान) के लिए डिजाइनिंग, नक़्क़ाशी सहिष्णुता के लिए लेखांकन के बिना (± 0.02 मिमी) –Results प्रतिबाधा विविधताओं में>%10%।
B.Solution: आयामों का पता लगाने के लिए 10% मार्जिन जोड़ें (जैसे, 0.15 मिमी लक्ष्य के लिए डिजाइन 0.17 मिमी निशान)। उनकी प्रक्रिया सहिष्णुता की पुष्टि करने के लिए निर्माताओं के साथ काम करें।
वास्तविक दुनिया अनुप्रयोग: 5g छोटी कोशिकाओं के लिए 10-परत HDI स्टैकअप
एक अग्रणी टेलीकॉम OEM को आवश्यकताओं के साथ अपने 5g छोटे सेल के लिए 10-लेयर HDI PCB की आवश्यकता थी:
ए।
B.Handle 4x 2.5Gbps ईथरनेट पोर्ट।
C.FIT एक 120 मिमी × 120 मिमी संलग्नक में।
स्टैकअप डिजाइन
उन्होंने हाई-स्पीड आइसोलेशन (4+2+4) कॉन्फ़िगरेशन के साथ चुना:
A.Layers 1,3,8,10: रोजर्स RO4350 (28GHz MMWAVE, 10GBPS ईथरनेट)।
B.Layers 2,4,7,9: 1oz ठोस जमीन विमान (95% कवरेज)।
C.Layers 5–6: हाई-टीजी FR4 (3.3V पावर, 1oz कॉपर)।
D.vias: 60μm ब्लाइंड VIAS (लेयर 1 → 2, 10 → 9), 80μm दफन VIAS (लेयर 3 → 4, 7 → 8)।
सी परीक्षण परिणाम
| परीक्षण मीट्रिक | लक्ष्य | वास्तविक परिणाम |
|---|---|---|
| 28GHZ सिग्नल लॉस (5 सेमी) | <4db | 3.2DB |
| 10Gbps ईथरनेट बेर | <1e-12 | 5E-13 |
| क्रॉसस्टॉक (28GHz) | <-40db | -45DB |
| थर्मल रेज़िज़टेंस | <1.0 ° C/w | 0.8 ° C/W |
नतीजा
A. छोटे सेल ने सिग्नल की गुणवत्ता के लिए 5G NR मानकों (3GPP रिलीज़ 16) को पूरा किया।
B.field परीक्षणों ने पिछले 6-लेयर HDI डिजाइन की तुलना में 20% बेहतर कवरेज दिखाया।
C.Manufacturing उपज अनुक्रमिक फाड़ना और ऑप्टिकल संरेखण के साथ 92% तक पहुंच गई।
10-परत एचडीआई पीसीबी स्टैकअप के बारे में प्रश्न
Q1: 10-परत HDI स्टैकअप को डिजाइन करने में कितना समय लगता है?
A: एक अनुभवी इंजीनियर के लिए, स्टैकअप डिज़ाइन में 2-3 दिन लगते हैं - जिसमें सामग्री चयन, प्रतिबाधा गणना और DFM चेक शामिल हैं। एसआई सिमुलेशन (जैसे, हाइपरलिनक्स) को जोड़ना 1-2 दिन जोड़ता है, लेकिन उच्च गति वाले डिजाइनों के लिए महत्वपूर्ण है।
Q2: क्या 10-परत HDI स्टैकअप लचीला हो सकता है?
एक: हाँ -उपयोग पॉलीमाइड सब्सट्रेट (टीजी 260 डिग्री सेल्सियस) और सभी परतों के लिए रोल कॉपर। लचीली 10-लेयर एचडीआई स्टैकअप्स 0.5 मिमी झुकने वाली रेडी का समर्थन करती है और वियरबल्स या फोल्डेबल फोन के लिए आदर्श हैं। नोट: लचीले डिजाइनों को अनुक्रमिक फाड़ना की आवश्यकता होती है और कठोर संस्करणों की तुलना में 3x अधिक लागत होती है।
Q3: 10-परत HDI के लिए न्यूनतम ट्रेस चौड़ाई/रिक्ति क्या है?
एक: अधिकांश निर्माता लेजर नक़्क़ाशी के साथ 20/20μm (0.8/0.8mil) का समर्थन करते हैं। उन्नत प्रक्रियाएं (डीप यूवी लिथोग्राफी) 15/15μm तक पहुंच सकती हैं, लेकिन यह लागत में 20% जोड़ता है। 28GHz संकेतों के लिए, 20/20μM अत्यधिक नुकसान से बचने के लिए व्यावहारिक न्यूनतम है।
Q4: 10-परत HDI PCB की लागत बनाम 6-परत HDI कितना है?
A: एक 10-लेयर HDI PCB की लागत 6-परत HDI (जैसे, $ 50 बनाम $ 20 प्रति यूनिट 100K इकाइयों के लिए $ 50 बनाम $ 20) से अधिक है। प्रीमियम अतिरिक्त परतों, अनुक्रमिक फाड़ना और उच्च गति सामग्री (रोजर्स) से आता है। उच्च-मात्रा रन के लिए, प्रति यूनिट लागत $ 35- $ 40 हो जाती है।
Q5: 10-परत HDI स्टैकअप SI के लिए क्या परीक्षण आवश्यक है?
A: आवश्यक परीक्षणों में शामिल हैं:
A.TDR (टाइम डोमेन रिफ्लेक्टोमीटर): प्रतिबाधा और प्रतिबिंबों के माध्यम से।
B.VNA (वेक्टर नेटवर्क विश्लेषक): टारगेट फ़्रीक्वेंसी (28GHz+) पर सिग्नल लॉस और क्रॉसस्टॉक टेस्ट करता है।
C.Thermal Cycling: विश्वसनीयता (-40 ° C से 125 ° C, 1,000 चक्र) को मान्य करता है।
डीएक्स-रे निरीक्षण: भरण और परत संरेखण के माध्यम से चेक।
निष्कर्ष
10-लेयर एचडीआई पीसीबी स्टैकअप डिज़ाइन एक संतुलन अधिनियम है-घनत्व और एसआई, लागत और प्रदर्शन, और निर्माता और विश्वसनीयता के बीच। जब सही किया जाता है, तो एक 10-लेयर एचडीआई स्टैकअप मानक पीसीबी के घटक घनत्व को 2x वितरित करता है, 28GHz+ MMWave सिग्नल का समर्थन करता है, और EMI को 40%तक कम कर देता है-यह 5G, EVS और Aerospace के लिए अपरिहार्य है।
सफलता की कुंजी में निहित है:
1. सही स्टैकअप कॉन्फ़िगरेशन (मिश्रित-सिग्नल के लिए संतुलित, उच्च गति के लिए अलगाव)।
2. एसआई (उच्च गति के लिए रोजर्स, लागत के लिए उच्च-टीजी FR4) को प्राथमिकता देने वाली सामग्री का चयन करें।
3. सिग्नल की गुणवत्ता को संरक्षित करने के लिए प्रतिबाधा, ट्रेस रूटिंग और थर्मल प्रबंधन को ओप्टिमाइज़ करना।
4. मिश्रित सिग्नल/पावर लेयर्स या अपर्याप्त ग्राउंड कवरेज जैसी सामान्य गलतियों को प्राप्त करना।
जैसे-जैसे इलेक्ट्रॉनिक्स अधिक जटिल होते जाते हैं, 10-परत एचडीआई एक महत्वपूर्ण तकनीक बनी रहेगी-लघुकरण और प्रदर्शन के बीच की खाई को बढ़ावा देना। इस गाइड में अंतर्दृष्टि के साथ, आप स्टैकअप को डिजाइन करने में सक्षम होंगे जो सख्त मानकों को पूरा करते हैं, उत्पादन दोषों को कम करते हैं, और एक प्रतिस्पर्धी बाजार में खड़े उत्पादों को वितरित करते हैं।
निर्माताओं के लिए, एचडीआई विशेषज्ञों (जैसे एलटी सर्किट) के साथ साझेदारी करना सुनिश्चित करता है कि आपका स्टैकअप उत्पादन-तैयार है-अनुक्रमिक फाड़ना, लेजर ड्रिलिंग, और एसआई परीक्षण के साथ जो हर डिजाइन को मान्य करता है। सही स्टैकअप और पार्टनर के साथ, 10-लेयर एचडीआई पीसीबी केवल चश्मा से नहीं मिलते हैं-वे फिर से परिभाषित करते हैं जो संभव है।
अपनी पूछताछ सीधे हमें भेजें
