2025-08-25
पीसीबी सर्किट बोर्ड डिजाइन एक संतुलन कार्य हैः इंजीनियरों को प्रदर्शन, लघुकरण और विनिर्माण क्षमता के लिए अनुकूलन करना चाहिए, जबकि गलतियों से बचने के लिए जो पुनः कार्य, देरी,या उत्पाद की खराबी. यहां तक कि मामूली भूल (जैसे, गलत निशान अंतर, खराब थर्मल प्रबंधन) शॉर्ट सर्किट, सिग्नल गिरावट, या समय से पहले घटक विफलता का परिणाम हो सकता है,निर्माताओं के लिए औसतन $ 1 की लागतआईपीसी उद्योग के आंकड़ों के अनुसार, प्रति डिजाइन पुनरावृत्ति 500।
इस मार्गदर्शिका में पीसीबी डिजाइन के लिए 12 आवश्यक सावधानियों की रूपरेखा दी गई है, जिसमें घटकों के प्लेसमेंट से लेकर थर्मल मैनेजमेंट और सिग्नल अखंडता तक सब कुछ शामिल है। प्रत्येक सावधानी में विफलता के मूल कारण शामिल हैं,व्यवहार्य समाधान, और वास्तविक दुनिया के उदाहरणों से आपको विश्वसनीय, विनिर्माण योग्य और लागत प्रभावी पीसीबी बनाने में मदद मिलती है। चाहे आप उपभोक्ता इलेक्ट्रॉनिक्स, ऑटोमोटिव सिस्टम या औद्योगिक उपकरणों के लिए डिजाइन कर रहे हों,इन सुरक्षा उपायों से जोखिम कम होगा और उत्पादन सुव्यवस्थित होगा.
पीसीबी डिजाइन में सावधानी क्यों जरूरी है?
विशिष्ट सावधानियों में गोता लगाने से पहले, डिजाइन त्रुटियों के प्रभाव को समझना महत्वपूर्ण हैः
1लागतः एक एकल पीसीबी बैच का पुनर्मिलन करने की लागत (5,000 ¥) 50 हो सकती है।000, मात्रा और जटिलता के आधार पर।
2समयः डिजाइन त्रुटियों से उत्पाद लॉन्च में 2 से 8 सप्ताह की देरी होती है, बाजार की खिड़कियां गायब होती हैं।
3विश्वसनीयताः खराब डिजाइन (जैसे, थर्मल तनाव, क्रॉसट्रैक) के कारण क्षेत्र की विफलताएं ब्रांड की प्रतिष्ठा को नुकसान पहुंचाती हैं और वारंटी दावों को बढ़ाती हैं।
इलेक्ट्रॉनिक्स निर्माताओं के 2024 के एक सर्वेक्षण में पाया गया कि पीसीबी से संबंधित 42% समस्याएं डिजाइन त्रुटियों के कारण होती हैं, जिससे जोखिम को कम करने का सबसे प्रभावी तरीका सक्रिय सावधानी बरतना है।
सावधानी 1: निशान और स्थान के लिए आईपीसी मानकों का पालन करें
जोखिम
संकीर्ण निशान अंतर (0.1 मिमी से कम) या कम आकार के निशान का कारण बनता हैः
1क्रॉसस्टॉकः आसन्न निशानों के बीच सिग्नल हस्तक्षेप, उच्च गति डिजाइन (> 100MHz) में प्रदर्शन को कम करना।
2शॉर्ट सर्किटः विशेष रूप से ठीक-पीच घटकों के लिए, विधानसभा के दौरान सोल्डर ब्रिजिंग।
3वर्तमान क्षमता के मुद्देः कम आकार के निशान अधिक गर्म हो जाते हैं, जिससे उच्च शक्ति वाले अनुप्रयोगों में तांबे की खपत होती है।
समाधान
IPC-2221 मानकों का पालन करें, जो वोल्टेज, वर्तमान और विनिर्माण क्षमता के आधार पर न्यूनतम निशान/स्थान को परिभाषित करते हैंः
|
आवेदन
|
न्यूनतम निशान चौड़ाई
|
न्यूनतम निशान अंतर
|
वर्तमान क्षमता (1 औंस तांबा)
|
|
कम शक्ति (≤1A)
|
0.1 मिमी (4 मिमी)
|
0.1 मिमी (4 मिमी)
|
1.2A
|
|
मध्यम-शक्ति (13A)
|
0.2 मिमी (8 मिमी)
|
0.15 मिमी (6 मिमी)
|
2.5A
|
|
उच्च-शक्ति (>3A)
|
0.5mm (20mil)
|
0.2 मिमी (8 मिमी)
|
5.0ए
|
|
उच्च वोल्टेज (>100V)
|
0.3 मिमी (12 मिमी)
|
0.3 मिमी (12 मिमी)
|
3.5A
|
प्रो टिप
अपने पीसीबी सॉफ़्टवेयर (अल्टियम, किकैड) में वास्तविक समय में उल्लंघन को चिह्नित करने के लिए डिज़ाइन नियम जांच (डीआरसी) का उपयोग करें। उच्च आवृत्ति डिजाइनों के लिए, क्रॉसस्टॉक को कम करने के लिए 3x ट्रैस चौड़ाई तक अंतर बढ़ाएं।
सावधानी 2: विनिर्माण क्षमता के लिए घटक की स्थिति को अनुकूलित करें
जोखिम
घटकों के खराब स्थान के कारण:
असेंबली की चुनौतियांः पिक-एंड-प्लेस मशीनों को असंगत या भीड़भाड़ वाले घटकों के साथ संघर्ष करना पड़ता है, जिससे दोष की दर बढ़ जाती है।
b.थर्मल हॉटस्पॉटः गर्मी-संवेदनशील भागों (जैसे, कैपेसिटर) के बहुत करीब रखे गए पावर घटक (जैसे, MOSFET, LED) समय से पहले विफलता का कारण बनते हैं।
c.पुनर्निर्माण में कठिनाईः घनिष्ठ रूप से ढेर किए गए घटक आसन्न भागों को क्षतिग्रस्त किए बिना मरम्मत करना असंभव बनाते हैं।
समाधान
प्लेसमेंट के लिए इन दिशानिर्देशों का पालन करें:
a.फंक्शन के अनुसार समूहः हस्तक्षेप को कम करने के लिए बिजली घटकों, एनालॉग सर्किट और डिजिटल सर्किट को अलग से क्लस्टर करें।
b.थर्मल पृथक्करणः बिजली घटकों (विसारक > 1W) को गर्मी-संवेदनशील भागों (जैसे, इलेक्ट्रोलाइटिक कैपेसिटर, सेंसर) से कम से कम 5 मिमी दूर रखें।
c.निर्माण रिक्तिः घटक निकायों और बोर्ड के किनारों के बीच 0.2 मिमी रिक्ति बनाए रखें; ठीक पिच BGA के लिए 0.5 मिमी (≤0.4 मिमी पिच) ।
d.Orientation Consistency: असंतुलन को तेज करने और त्रुटियों को कम करने के लिए एक ही दिशा में निष्क्रिय (प्रतिरोधक, संधारित्र) को संरेखित करें।
वास्तविक दुनिया का उदाहरण
एक उपभोक्ता इलेक्ट्रॉनिक्स कंपनी ने आईपीसी-ए-610 दिशानिर्देशों के अनुसार घटकों को अलग-अलग पावर और सिग्नल सर्किट में रखने के बाद विधानसभा दोषों को 35% तक कम कर दिया।
सावधानी 3: IPC-7351 मानकों के अनुसार डिजाइन पैड
जोखिम
सामान्य या गलत पैड आकार का कारणः
a.Tombstoning: छोटे घटक (जैसे, 0402 प्रतिरोधक) असमान मिलाप प्रवाह के कारण एक पैड से उठते हैं।
b. अपर्याप्त सोल्डर जोड़ः कमजोर कनेक्शन थर्मल साइकिल के तहत विफलता के लिए प्रवण हैं।
c.सोल्डर ब्रिजिंग: पैड के बीच अधिक सोल्डर, शॉर्ट सर्किट पैदा करता है।
समाधान
IPC-7351 पदचिह्नों का प्रयोग करें, जो घटक प्रकार और वर्ग के आधार पर पैड आयामों को परिभाषित करते हैं (वर्ग 1: उपभोक्ता; वर्ग 2: औद्योगिक; वर्ग 3: एयरोस्पेस):
|
घटक का प्रकार
|
कक्षा 2 पैड चौड़ाई
|
कक्षा 2 पैड लंबाई
|
Tombstoning का जोखिम (जेनेरिक बनाम IPC)
|
|
0402 चिप प्रतिरोध
|
0.30 मिमी
|
0.18 मिमी
|
15% बनाम 2%
|
|
0603 चिप संधारित्र
|
0.45 मिमी
|
0.25 मिमी
|
10% बनाम 1%
|
|
SOIC-8 (1.27 मिमी पिच)
|
0.60 मिमी
|
1.00 मिमी
|
5% बनाम 0.5%
|
|
बीजीए (0.8 मिमी पिच)
|
0.45 मिमी
|
0.45 मिमी
|
नहीं (कोई कब्र नहीं)
|
प्रो टिप
क्यूएफएन (क्वाड फ्लैट नो लीड) घटकों के लिए, घटकों के शरीर के नीचे पट्टा के फिसलने से रोकने के लिए पट्टा पेस्ट (0.1 मिमी स्लॉट) से बाहर निकलने के मार्ग जोड़ें।
सावधानी 4: उचित ग्राउंडिंग रणनीतियों को लागू करें
जोखिम
खराब जमीनीकरण के कारण:
a.EMI (इलेक्ट्रोमैग्नेटिक हस्तक्षेप): अनियंत्रित ग्राउंड करंट्स शोर का उत्सर्जन करते हैं, संवेदनशील सर्किट (जैसे सेंसर, आरएफ मॉड्यूल) को बाधित करते हैं।
b.सिग्नल अखंडता हानिः ग्राउंड लूप वोल्टेज अंतर पैदा करते हैं, उच्च गति संकेत (> 1GHz) को खराब करते हैं।
c. पावर सप्लाई शोरः ग्राउंड पोटेंशियल में उतार-चढ़ाव वोल्टेज विनियमन को प्रभावित करते हैं, जिससे घटक अस्थिर हो जाता है।
समाधान
अपने डिजाइन के लिए सही ग्राउंडिंग टोपोलॉजी चुनेंः
|
ग्राउंडिंग प्रकार
|
के लिए सर्वश्रेष्ठ
|
अमल में लाने की युक्तियाँ
|
|
एकल-बिंदु ग्राउंड
|
निम्न आवृत्ति एनालॉग सर्किट (<100MHz)
|
सभी जमीनी निशानों को एक एकल नोड से जोड़ें; लूप से बचें।
|
|
स्टार ग्राउंड
|
मिश्रित एनालॉग/डिजिटल सर्किट
|
प्रत्येक सर्किट से एक केंद्रीय ग्राउंड प्लेन के लिए मार्ग ग्राउंड ट्रैक।
|
|
ग्राउंड प्लेन
|
उच्च आवृत्ति (>1GHz) या उच्च शक्ति
|
कम प्रतिबाधा के लिए ठोस तांबे के विमान (2 औंस मोटाई) का प्रयोग करें; सभी आधारों को वायस के माध्यम से विमान से जोड़ें।
|
|
विभाजन ग्राउंड प्लेन
|
अलग एनालॉग/डिजिटल ग्राउंड
|
विमानों के बीच एक संकीर्ण अंतराल (0.5 मिमी) का प्रयोग करें; लूप से बचने के लिए केवल एक बिंदु पर कनेक्ट करें।
|
प्रो टिप
आरएफ डिजाइनों (5जी, वाई-फाई 6ई) के लिए, ईएमआई को 40% से 60% तक कम करने के लिए ′′ग्राउंड सिलाई′′ (ग्राउंड प्लेन के साथ हर 5 मिमी पर व्यास) का उपयोग करें।
सावधानी 5: उच्च शक्ति वाले घटकों के लिए थर्मल विसर्जन का प्रबंधन करें
जोखिम
थर्मल प्रबंधन की अनदेखी करने से निम्नलिखित होता हैः
a.कंपोनेंट डिग्रेडेशनः जंक्शन तापमान में 10°C की वृद्धि से घटक का जीवनकाल 50% कम हो जाता है (Arrhenius Law).
b.सोल्डर जोड़ों की थकानः थर्मल साइकिल (गर्म/ठंडा) जोड़ों को कमजोर करता है, जिससे अंतराल में विफलता होती है।
c.प्रदर्शन थ्रॉटलिंग: प्रोसेसर और पावर आईसी ओवरहीटिंग से बचने के लिए गति को कम करते हैं, जिससे उत्पाद का प्रदर्शन कम होता है।
समाधान
निम्नलिखित थर्मल सुरक्षा उपायों को लागू करें:
a.थर्मल वाइसः आंतरिक ग्राउंड प्लेन में गर्मी को स्थानांतरित करने के लिए बिजली घटकों (जैसे, वोल्टेज नियामकों) के नीचे 4 ′′6 वाइस (0.3 मिमी व्यास) रखें।
कपर आइलैंड्सः गर्मी फैलाने के लिए उच्च शक्ति वाले एलईडी या आईजीबीटी के नीचे बड़े तांबे के क्षेत्रों (2 औंस मोटाई) का उपयोग करें।
c. हीट सिंक: >5W फैलाव वाले घटकों के लिए संलग्न हीट सिंक (जैसे थर्मल चिपकने या शिकंजा का उपयोग करके) के लिए पीसीबी पदचिह्न डिजाइन करें।
थर्मल सिमुलेशनः उत्पादन से पहले हीट फ्लो को मॉडल करने और हॉटस्पॉट की पहचान करने के लिए ANSYS Icepak जैसे सॉफ्टवेयर का उपयोग करें।
वास्तविक दुनिया पर प्रभाव
एक पावर इलेक्ट्रॉनिक्स निर्माता ने अपने 100W इन्वर्टर पीसीबी में थर्मल वाइस जोड़ने के बाद फील्ड विफलताओं को 70% तक कम कर दिया, जिससे घटक तापमान 22 डिग्री सेल्सियस तक कम हो गया।
सावधानी 6: उचित डिजाइन और प्लेसमेंट सुनिश्चित करें
जोखिम
खराब डिजाइन के कारणः
a.सिग्नल रिफ्लेक्शन: स्टब्स (अतिरिक्त लंबाई) के माध्यम से अप्रयुक्त एंटीना के रूप में कार्य करते हैं, उच्च गति वाले संकेतों को प्रतिबिंबित करते हैं और झटके का कारण बनते हैं।
b. थर्मल प्रतिरोधः छोटे या खराब रूप से लेपित वायस गर्मी हस्तांतरण को सीमित करते हैं, जो हॉटस्पॉट में योगदान करते हैं।
c. यांत्रिक कमजोरी: छोटे क्षेत्र में बहुत अधिक वायस पीसीबी को कमजोर करते हैं, जिससे असेंबली के दौरान दरार का खतरा बढ़ जाता है।
समाधान
इन दिशानिर्देशों का पालन करें:
a.Via Size: अधिकांश अनुप्रयोगों के लिए 0.2mm (8mil) vias का उपयोग करें; अति घने HDI डिजाइनों के लिए 0.15mm (6mil) ।
b.Annular Ring: मैकेनिकल ड्रिलिंग के लिए महत्वपूर्ण पैड लिफ्टिंग को रोकने के लिए कम से कम 0.1 मिमी की एक अंगूठीदार अंगूठी (बाहर के माध्यम से तांबा) बनाए रखें।
c.Stub Removal: उच्च गति डिजाइन (> 10Gbps) के लिए स्टब्स को खत्म करने के लिए बैक ड्रिलिंग का उपयोग करें, जिससे सिग्नल के प्रतिबिंब को 80% तक कम किया जा सके।
d.Via Spacing: ड्रिल के टूटने से बचने और विश्वसनीय प्लेटिंग सुनिश्चित करने के लिए कम से कम 0.3 मिमी की दूरी पर वायस रखें।
प्रो टिप
वीआईपीपीओ (वीआईपीपीओ) डिजाइन (बीजीए के तहत) के लिए, सोल्डर रिक्तियों को रोकने के लिए सोल्डरिंग के लिए एक सपाट सतह बनाने के लिए तांबे या राल के साथ वायस भरें।
सावधानी 7: घटक उपलब्धता और पदचिह्न संगतता को मान्य करें
जोखिम
पुराने या कठिन-से-सोर्स घटकों का उपयोग करना, या असंगत पदचिह्न, कारणः
a.उत्पादन में देरीः कस्टम घटकों की प्रतीक्षा करने से लीड समय 4 से 12 सप्ताह तक बढ़ सकता है।
b.Assembly Errors: असंगत पदचिह्न (जैसे, 0402 घटक के लिए 0603 पदचिह्न का उपयोग) PCBs को अनुपयोगी बनाते हैं।
c.Cost Overruns: पुराने घटकों की कीमत अक्सर मानक विकल्पों से 5 से 10 गुना अधिक होती है।
समाधान
a. घटक उपलब्धता की जाँच करें: लीड समय (<8 सप्ताह का लक्ष्य) और न्यूनतम आदेश मात्रा की पुष्टि करने के लिए डिजी-की, माउस या ऑक्टोपार्ट जैसे टूल का उपयोग करें।
b.Standard Components को प्राथमिकता देंः अप्रचलन से बचने के लिए सामान्य मान (जैसे, 1kΩ प्रतिरोधक, 10μF कैपेसिटर) और पैकेज आकार (0402, 0603, SOIC) चुनें।
c. पदचिह्नों को सत्यापित करें: पैड आयाम, पिन की संख्या और पिच मैच सुनिश्चित करने के लिए अपने पीसीबी लाइब्रेरी के साथ घटक डेटाशीट की क्रॉस-चेक करें।
डी. वैकल्पिक घटक जोड़ेंः महत्वपूर्ण घटकों के लिए अपने बीओएम में 1 ¢ 2 वैकल्पिक भाग संख्याएं शामिल करें, जिससे आपूर्ति श्रृंखला जोखिम कम हो।
प्रो टिप
IPC-7351 मानकों और घटक डेटाशीट के साथ अपने डिजाइन की तुलना करने के लिए Altium या KiCad में ′′फुटप्रिंट चेकर′′ टूल का उपयोग करें।
सावधानी 8: संयोजन के लिए सोल्डर मास्क और सिल्कस्क्रीन का अनुकूलन करें
जोखिम
खराब मिलाप मुखौटा या सिल्कस्क्रीन डिजाइन के कारणः
a.सोल्डर दोषः सोल्डर मास्क कवरिंग पैड (मास्क स्लिप) सोल्डरिंग को रोकता है; लापता मास्क तांबे को ऑक्सीकरण के संपर्क में लाता है।
b.निरीक्षण चुनौतियांः अपठनीय सिल्कस्क्रीन असेंबली और पुनर्मिलन के दौरान घटकों की पहचान करना मुश्किल बनाता है।
c. चिपकने की समस्याएंः सिल्कस्क्रीन ओवरलैपिंग पैड सोल्डर जोड़ों को दूषित करते हैं, जिससे नमी नहीं होती है।
समाधान
a.सोल्डर मास्क क्लीयरेंसः कवरेज की समस्याओं से बचने के लिए सोल्डर मास्क और पैड के बीच 0.05 मिमी (2mil) की क्लीयरेंस बनाए रखें।
b.मास्क की मोटाईः 25-50μm की मास्क मोटाई निर्दिष्ट करें िक बहुत पतला पिनहोल का खतरा है; बहुत मोटाई बारीक पिच सोल्डरिंग में बाधा डालती है।
सिल्कस्क्रीन दिशानिर्देश:
पठनीयता के लिए पाठ का आकार ≥0.8mm x 0.4mm (32pt x 16pt) रखें।
सिल्कस्क्रीन और पैड के बीच 0.1 मिमी की दूरी बनाए रखें।
एओआई (स्वचालित ऑप्टिकल निरीक्षण) संगतता के लिए सफेद या काले स्याही (उच्चतम कंट्रास्ट) का प्रयोग करें।
प्रो टिप
उच्च विश्वसनीयता वाले अनुप्रयोगों (एयरोस्पेस, चिकित्सा) के लिए, एलपीआई (तरल फोटोइमेजेबल) सोल्डर मास्क का उपयोग करें, जो सूखी फिल्म मास्क की तुलना में बेहतर सटीकता प्रदान करता है।
सावधानी 9: उच्च गति डिजाइनों में सिग्नल अखंडता का परीक्षण
जोखिम
अप्टिमाइज्ड हाई स्पीड सिग्नल (>100 मेगाहर्ट्ज) निम्न से पीड़ित हैंः
a.Insertion Loss: निशान प्रतिरोध और dielectric हानि के कारण सिग्नल कमजोर होना।
b.Crosstalk: आसन्न निशानों के बीच हस्तक्षेप, डेटा त्रुटियों का कारण बनता है।
c. प्रतिबाधा असंगतताः असंगत निशान चौड़ाई या dielectric मोटाई परावर्तन बिंदुओं पैदा करते हैं।
समाधान
a.नियंत्रित प्रतिबाधाः प्रतिबाधा कैलकुलेटर (जैसे, शनि पीसीबी टूलकिट) का उपयोग करके 50Ω (एकल-अंत) या 100Ω (अंतर) के लिए डिजाइन निशान।
उदाहरण: 1.6 मिमी FR-4 पर 50Ω एकल-अंत के निशान के लिए 0.15 मिमी डायलेक्ट्रिक मोटाई के साथ 0.25 मिमी के निशान की चौड़ाई का उपयोग करें।
b.अंतर जोड़ी रूटिंगः अंतर जोड़े (जैसे, USB 3.) रखें।0, पीसीआईई) समानांतर हैं और विकृति को कम से कम करने के लिए 0.15 से 0.2 मिमी दूर हैं।
सिग्नल सिमुलेशनः उत्पादन से पहले सिग्नल अखंडता का अनुकरण करने और समस्याओं की पहचान करने के लिए कीसाइट एडीएस या कैडेंस एलेग्रो जैसे उपकरणों का उपयोग करें।
d.Termination Resistors: प्रतिबिंब को कम करने के लिए हाई स्पीड सिग्नल के स्रोत पर सीरीज टर्मिनेशन (50Ω) जोड़ें।
वास्तविक दुनिया का उदाहरण
एक दूरसंचार कंपनी ने नियंत्रित प्रतिबाधा और अंतर जोड़ी रूटिंग को लागू करने के बाद IEEE 802.3ae मानकों को पूरा करने के बाद 10G ईथरनेट सिग्नल अखंडता में 35% का सुधार किया।
सावधानी 10: परीक्षण और पुनर्मूल्यांकन के लिए योजना
जोखिम
a.असुलभ परीक्षण बिंदु या पुनः कार्य करने में कठिनाई वाले घटकों के कारणः
b.अविश्वसनीय परीक्षणः महत्वपूर्ण नेटों की अधूरी कवरेज दोषपूर्ण पीसीबी के शिपिंग के जोखिम को बढ़ाती है।
उच्च पुनः कार्य लागतः ऐसे घटक जिन्हें हटाने के लिए विशेष उपकरण (जैसे, गर्म हवा स्टेशन) की आवश्यकता होती है, श्रम लागत बढ़ जाती है।
समाधान
1परीक्षण बिंदु डिजाइनः
a.सभी महत्वपूर्ण नेटों (शक्ति, जमीन, उच्च गति संकेत) पर परीक्षण बिंदु (0.8~1.2 मिमी व्यास) लगाएं।
b. जांच बिंदुओं और जांच के लिए उपयोग के लिए घटकों के बीच 0.5 मिमी की दूरी बनाए रखें।
2.Rework पहुँचः
a.पुनर्निर्माण औजारों के लिए BGA/QFP घटकों के चारों ओर 2 मिमी का रिक्त स्थान छोड़ दें।
b.घटकों को हीट सिंक या कनेक्टर्स के नीचे रखने से बचें, जो पहुंच को अवरुद्ध करते हैं।
3.DFT (परीक्षण के लिए डिजाइन):
a.व्यापक परीक्षण को सक्षम करने के लिए जटिल आईसी के लिए बॉर्डर-स्कैन (JTAG) इंटरफेस शामिल करें।
b.सोल्डरिंग और सामग्री के प्रदर्शन को मान्य करने के लिए परीक्षण कूपन (छोटे पीसीबी नमूने) का उपयोग करें।
प्रो टिप
उच्च मात्रा में उत्पादन के लिए, पीसीबी को नाखूनों के बिस्तर पर परीक्षण फिक्स्चर के साथ संगत होने के लिए डिज़ाइन किया जाना चाहिए, जो परीक्षण समय को 70% तक कम करता है।
सावधानी 11: पर्यावरण और विनियामक अनुपालन पर विचार करें
जोखिम
अनुपालन न करने वाले डिजाइनों का सामना करना पड़ता हैः
a.बाजार पर प्रतिबंधः खतरनाक पदार्थों (लीड, पारा) पर RoHS प्रतिबंध यूरोपीय संघ, चीन और कैलिफोर्निया में बिक्री को रोकते हैं।
b.कानूनी दंडः आईईसी 60950 (सुरक्षा) या सीआईएसपीआर 22 (ईएमसी) जैसे मानकों के उल्लंघन के परिणामस्वरूप $100 तक का जुर्माना लगाया जाता है,000.
c.प्रतिष्ठा क्षतिः अनुपालन रहित उत्पाद ब्रांड के विश्वास को नुकसान पहुंचाते हैं और ग्राहकों की वफादारी खो देते हैं।
समाधान
1RoHS/REACH अनुपालनः
a. सीसा मुक्त मिलाप (SAC305), हेलोजन मुक्त लेमिनेट और RoHS-अनुरूप घटकों का उपयोग करें।
आपूर्तिकर्ताओं से अनुरूपता की घोषणा (डीओसी) के दस्तावेज मांगें।
2ईएमसी अनुपालनः
a. पावर इनपुट और सिग्नल लाइनों में ईएमआई फिल्टर जोड़ें।
b.उत्सर्जन को कम करने के लिए जमीनी विमानों और परिरक्षण डिब्बों का उपयोग करें।
सी.सीआईएसपीआर 22 (विकिरण उत्सर्जन) और आईईसी 61000-6-3 (प्रतिरक्षा) मानकों के अनुसार परीक्षण प्रोटोटाइप।
3सुरक्षा मानक:
आईटी उपकरण के लिए आईईसी 60950 या चिकित्सा उपकरणों के लिए आईईसी 60601 का पालन करें।
b.वोल्टेज (जैसे, 50V के लिए 0.2 मिमी, 250V के लिए 0.5 मिमी) के आधार पर न्यूनतम स्लिप (कंडक्टरों के बीच की दूरी) और क्लीयरेंस (वायु अंतर) बनाए रखें।
प्रो टिप
उत्पादन से पहले समस्याओं की पहचान करने के लिए डिजाइन प्रक्रिया की शुरुआत में एक अनुपालन प्रयोगशाला के साथ काम करना, इससे 50% तक पुनः कार्य लागत कम होती है।
सावधानी 12: डीएफएम (डिजाइन फॉर मैन्युफैक्चरिंग) की समीक्षा करें
जोखिम
डीएफएम की अनदेखी करने से:
a.निर्माण दोषः कारखाने की क्षमताओं के अनुरूप नहीं डिजाइन (उदाहरण के लिए, बहुत छोटे माध्यम) स्क्रैप दरों को बढ़ाते हैं।
b.Cost Overruns: कस्टम प्रक्रियाओं (जैसे, 0.075 मिमी vias के लिए लेजर ड्रिलिंग) उत्पादन लागत में 20-30% जोड़ते हैं।
समाधान
1अपने निर्माता के साथ साझेदारी करें: डीएफएम समीक्षा के लिए अपने पीसीबी आपूर्तिकर्ता के साथ गेरबर फाइलें और बीओएम साझा करें।
2. कुंजी डीएफएम जाँचः
a.क्या कारखाना आपके आकार का ड्रिल कर सकता है (अधिकांश निर्माताओं के लिए न्यूनतम 0.1 मिमी)?
b.क्या आपका निशान/स्थान उनकी क्षमताओं के भीतर है (आमतौर पर 0.1mm/0.1mm)?
c. क्या आपके पास संरेखण के लिए पर्याप्त विश्वासपात्र चिह्न हैं?
3.प्रोटोटाइप प्रथम: बड़े पैमाने पर उत्पादन से पहले विनिर्माण क्षमता का परीक्षण करने के लिए 5 से 10 प्रोटोटाइप का उत्पादन करें।
वास्तविक दुनिया पर प्रभाव
एक चिकित्सा उपकरण कंपनी ने डीएफएम समीक्षाओं को लागू करने के बाद स्क्रैप दरों को 18% से घटाकर 2% कर दिया, जिससे प्रतिवर्ष 120,000 डॉलर की बचत हुई।
अक्सर पूछे जाने वाले प्रश्न
प्रश्न: पीसीबी की विफलता के लिए सबसे आम डिजाइन त्रुटि क्या है?
उत्तरः खराब थर्मल प्रबंधन (38% विफलताएं, आईपीसी डेटा के अनुसार), इसके बाद गलत निशान/स्थान (22%) और असंगत पदचिह्न (15%) हैं।
प्रश्न: मैं अपने पीसीबी डिजाइन में ईएमआई को कैसे कम कर सकता हूं?
उत्तर: ठोस ग्राउंड प्लेन, ग्राउंड सिलाई, अंतर जोड़ी रूटिंग और ईएमआई फिल्टर का उपयोग करें। उच्च आवृत्ति डिजाइनों के लिए, संवेदनशील सर्किट के चारों ओर परिरक्षण डिब्बे जोड़ें।
प्रश्न: 5 ए धारा के लिए न्यूनतम निशान चौड़ाई क्या है?
उत्तरः 1 औंस तांबे के लिए, 0.5 मिमी (20 मिलीलीटर) के निशान का उपयोग करें। तापमान वृद्धि को कम करने के लिए 2 औंस तांबे के लिए 0.7 मिमी (28 मिलीलीटर) तक बढ़ाएं।
प्रश्न: 10 वाट के घटक के लिए मुझे कितने थर्मल वायस की आवश्यकता है?
उत्तर: 1 मिमी के अंतर के साथ 8 ̊10 व्यास (0.3 मिमी व्यास) एक 2 औंस तांबे के ग्राउंड प्लेन से जुड़े हुए हैं, प्रभावी रूप से 10W फैलाएंगे।
प्रश्न: मुझे वायस के लिए बैक ड्रिलिंग का उपयोग कब करना चाहिए?
उत्तरः उच्च गति (>10Gbps) डिजाइनों के लिए बैक ड्रिलिंग महत्वपूर्ण है ताकि स्टब्स को समाप्त किया जा सके, जो सिग्नल प्रतिबिंब और जिटेर का कारण बनते हैं। कम गति (<1GHz) डिजाइनों के लिए, यह अक्सर अनावश्यक होता है।
निष्कर्ष
पीसीबी डिजाइन सावधानियां सिर्फ ′′सर्वोत्तम प्रथाएं नहीं हैं ′′ वे महंगी त्रुटियों से बचने, विश्वसनीयता सुनिश्चित करने और उत्पादन को सुव्यवस्थित करने के लिए आवश्यक हैं।घटकों के स्थान को अनुकूलित करना, थर्मल और सिग्नल अखंडता का प्रबंधन, और विनिर्माण के लिए सत्यापन, आप पीसीबी का निर्माण कर सकते हैं जो जोखिम को कम करते हुए प्रदर्शन लक्ष्यों को पूरा करते हैं।
सबसे सफल डिजाइन तकनीकी आवश्यकताओं को व्यावहारिक विनिर्माण बाधाओं के साथ संतुलित करते हैं। इन सावधानियों में समय का निवेश करने से आपको समय, धन की बचत होगी।और लाइन के नीचे निराशा एक महान उत्पाद में एक अच्छा डिजाइन बदल.
अपनी पूछताछ सीधे हमें भेजें
