एचडीआई पीसीबी डिज़ाइन: सामग्री चयन, स्टैकअप और सिग्नल प्रदर्शन अनुकूलन

ग्राहक-अधिकृत चित्र

उच्च-घनत्व इंटरकनेक्ट (HDI) PCBs आधुनिक इलेक्ट्रॉनिक्स की रीढ़ बन गए हैं, जो 5G उपकरणों, AI प्रोसेसर और मेडिकल इमेजिंग उपकरणों द्वारा मांगी गई लघुकरण और उच्च प्रदर्शन को सक्षम करते हैं। पारंपरिक PCBs के विपरीत, HDI डिज़ाइन माइक्रोविया, महीन ट्रेसेस और उन्नत सामग्रियों का उपयोग करके छोटे स्थानों में अधिक घटक पैक करते हैं—लेकिन इस घनत्व के साथ अद्वितीय चुनौतियाँ आती हैं। सफलता तीन महत्वपूर्ण कारकों पर निर्भर करती है: सही सामग्री चुनना, एक कुशल स्टैकअप डिज़ाइन करना और सिग्नल अखंडता का अनुकूलन करना। अच्छी तरह से किए जाने पर, HDI PCBs मानक PCBs की तुलना में सिग्नल हानि को 40% तक कम करते हैं और डिवाइस के आकार को 30% तक कम करते हैं। यहां बताया गया है कि प्रत्येक तत्व में महारत कैसे हासिल करें।​

मुख्य बातें​
1.HDI PCBs को 10GHz से ऊपर की आवृत्तियों पर सिग्नल अखंडता बनाए रखने के लिए कम-हानि, स्थिर सामग्री की आवश्यकता होती है।​
2.स्टैकअप डिज़ाइन (1+N+1 कॉन्फ़िगरेशन, माइक्रोविया प्लेसमेंट) सीधे प्रतिबाधा नियंत्रण और थर्मल प्रबंधन को प्रभावित करता है।​
3.माइक्रोविया (≤150μm) सिग्नल प्रतिबिंब को कम करते हैं और पारंपरिक थ्रू-होल डिज़ाइनों की तुलना में 30% अधिक घटक घनत्व को सक्षम करते हैं।​
4.सिग्नल प्रदर्शन सामग्री के परावैद्युत गुणों, ट्रेस ज्यामिति और परत रिक्ति पर निर्भर करता है—5G और उच्च-गति वाले डिजिटल अनुप्रयोगों के लिए महत्वपूर्ण।​

HDI PCBs को क्या अद्वितीय बनाता है?​
HDI PCBs को उनकी महीन-पिच घटकों (≤0.4mm) और उच्च कनेक्शन घनत्व का समर्थन करने की क्षमता से परिभाषित किया गया है, जिसका उपयोग करके:​
 1.माइक्रोविया: छोटे-व्यास वाले विया (50–150μm) जो पूरी बोर्ड में प्रवेश किए बिना परतों को जोड़ते हैं, सिग्नल हानि को कम करते हैं।​
 2.फाइन ट्रेसेस: तांबे की लाइनें 25μm (1mil) जितनी संकीर्ण होती हैं, जो तंग स्थानों में अधिक रूटिंग की अनुमति देती हैं।​
 3.उच्च परत गणना: घने स्टैकअप (अक्सर 6–12 परतें) जो बारीकी से दूरी वाले सिग्नल और पावर प्लेन के साथ होती हैं।​
ये विशेषताएं HDI को स्मार्टफोन (जो 1000+ घटक पैक करते हैं), 5G बेस स्टेशन और पहनने योग्य स्वास्थ्य मॉनिटर जैसे उपकरणों के लिए आदर्श बनाती हैं—जहां स्थान और गति पर समझौता नहीं किया जा सकता है।​

सामग्री चयन: HDI प्रदर्शन की नींव​
HDI सामग्री को तीन महत्वपूर्ण गुणों को संतुलित करना चाहिए: परावैद्युत स्थिरांक (Dk), अपव्यय कारक (Df), और थर्मल स्थिरता। इन गुणों में थोड़ी सी भी भिन्नता सिग्नल प्रदर्शन को खराब कर सकती है, खासकर 10GHz से ऊपर की आवृत्तियों पर।​

​
क्यों Dk और Df मायने रखते हैं​

1.परावैद्युत स्थिरांक (Dk): विद्युत ऊर्जा को संग्रहीत करने की सामग्री की क्षमता को मापता है। कम Dk (≤3.5) सिग्नल विलंब को कम करता है—5G के लिए महत्वपूर्ण, जहां 0.5 Dk में कमी प्रसार विलंब को 10% तक कम करती है।​
2.अपव्यय कारक (Df): गर्मी के रूप में ऊर्जा हानि को मापता है। कम Df (<0.005) सिग्नल क्षीणन को कम करता है; 28GHz पर, 0.002 का Df 10cm ट्रेसेस पर Df 0.01 की तुलना में 50% कम हानि का परिणाम देता है।​
उदाहरण के लिए, PPO/PTFE (Dk 3.2, Df 0.003) का उपयोग करने वाला 5G बेस स्टेशन मानक FR-4 का उपयोग करने वाले की तुलना में सिग्नल की ताकत को 30% बेहतर बनाए रखता है, जिससे कवरेज रेंज 150 मीटर तक बढ़ जाती है।​

HDI स्टैकअप डिज़ाइन: घनत्व और प्रदर्शन को संतुलित करना​

HDI स्टैकअप डिज़ाइन यह निर्धारित करता है कि परतें कैसे इंटरैक्ट करती हैं, जो सिग्नल अखंडता, थर्मल प्रबंधन और निर्माण क्षमता को प्रभावित करती हैं। लक्ष्य विया लंबाई को कम करना, प्रतिबाधा को नियंत्रित करना और शोरगुल वाले पावर लेयर्स को संवेदनशील सिग्नल लेयर्स से अलग करना है।​

सामान्य HDI स्टैकअप कॉन्फ़िगरेशन​

मुख्य स्टैकअप सिद्धांत​
1.सिग्नल-पावर पृथक्करण: प्रतिबाधा को नियंत्रित करने और EMI को कम करने के लिए उच्च-गति वाले सिग्नल लेयर्स (उदाहरण के लिए, 50Ω RF ट्रेसेस) के आसन्न ग्राउंड प्लेन रखें। विभेदक जोड़े (उदाहरण के लिए, USB 3.2) के लिए, ट्रेसेस को 0.2–0.3mm अलग करके 90Ω प्रतिबाधा बनाए रखें।​
2.माइक्रोविया रणनीति: सिग्नल प्रतिबिंब को कम करने के लिए 1:1 पहलू अनुपात माइक्रोविया (50μm व्यास, 50μm गहराई) का उपयोग करें। स्टैक्ड माइक्रोविया (2+ परतों को जोड़ना) घने डिज़ाइनों में विया गिनती को 40% तक कम करते हैं।​
3.थर्मल लेयर्स: गर्मी को नष्ट करने के लिए उच्च-शक्ति HDI (उदाहरण के लिए, EV चार्जर) में एक मोटी तांबे की परत (2oz) या एल्यूमीनियम कोर शामिल करें। 2oz तांबे के ग्राउंड प्लेन के साथ 12-परत HDI घटक तापमान को 15°C तक कम करता है।​

HDI डिज़ाइनों में सिग्नल प्रदर्शन का अनुकूलन​
HDI का उच्च घनत्व क्रॉसस्टॉक, प्रतिबिंब और EMI से सिग्नल गिरावट का जोखिम बढ़ाता है। ये रणनीतियाँ विश्वसनीय प्रदर्शन सुनिश्चित करती हैं:​

1. प्रतिबाधा नियंत्रण​
a.लक्ष्य प्रतिबाधा: सिंगल-एंडेड RF ट्रेसेस के लिए 50Ω, विभेदक जोड़े (उदाहरण के लिए, PCIe 4.0) के लिए 90Ω, और वीडियो सिग्नल के लिए 75Ω।​
b.गणना उपकरण: ट्रेस चौड़ाई (0.8mm मोटी बोर्डों में 50Ω के लिए 3–5mil) और परावैद्युत मोटाई (कम Dk सामग्री के लिए 4–6mil) को समायोजित करने के लिए पोलर Si8000 जैसे सॉफ़्टवेयर का उपयोग करें।​
c.परीक्षण: प्रतिबाधा भिन्नता लक्ष्य के ±10% के भीतर रहे यह सुनिश्चित करने के लिए TDR (टाइम डोमेन रिफ्लेक्टोमेट्री) से सत्यापित करें।​

2. क्रॉसस्टॉक में कमी​
a.ट्रेस स्पेसिंग: समानांतर ट्रेसेस को कम से कम 3x उनकी चौड़ाई अलग रखें (उदाहरण के लिए, 5mil ट्रेसेस को 15mil स्पेसिंग की आवश्यकता होती है) ताकि क्रॉसस्टॉक को -30dB से नीचे रखा जा सके।​
b.ग्राउंड प्लेन: सिग्नल लेयर्स के बीच ठोस ग्राउंड प्लेन शील्ड के रूप में कार्य करते हैं, जिससे 12-परत HDI में क्रॉसस्टॉक 60% तक कम हो जाता है।​
c.रूटिंग: समकोण मोड़ से बचें (45° कोणों का उपयोग करें) और 0.5 इंच से अधिक लंबी समानांतर रन को कम करें।​

3. विया अनुकूलन​
a.अंधा/दफ़न विया: ये विया पूरी बोर्ड में प्रवेश नहीं करते हैं, जिससे स्टब लंबाई (प्रतिबिंब का एक स्रोत) थ्रू-होल की तुलना में 70% तक कम हो जाती है।​
b.विया स्टब्स: स्टब लंबाई रखें <10% सिग्नल तरंग दैर्ध्य (उदाहरण के लिए, <2mm for 28GHz signals) to avoid resonance.​
c.एंटी-पैड डिज़ाइन: ग्राउंड प्लेन हस्तक्षेप को रोकने के लिए 2x विया व्यास एंटी-पैड (50μm विया के लिए 100μm एंटी-पैड) का उपयोग करें।​

4. EMI परिरक्षण​
a.फैराडे पिंजरे: ग्राउंडेड तांबे की ढाल के साथ संवेदनशील सर्किट (उदाहरण के लिए, GPS मॉड्यूल) को संलग्न करें जो ग्राउंड प्लेन से जुड़े हों।​
b.फिल्टरिंग: EMI को HDI में प्रवेश करने/बाहर निकलने से रोकने के लिए कनेक्टर पोर्ट पर फेराइट मोती या कैपेसिटर जोड़ें।​

वास्तविक दुनिया HDI अनुप्रयोग और परिणाम​
a.5G स्मार्टफोन: 1+4+1 HDI स्टैकअप (कम-Dk FR-4) वाला 6.7-इंच का फोन एक कठोर PCB की तुलना में 20% अधिक घटक फिट करता है, जो आकार बढ़ाए बिना 5G mmWave और 4K कैमरों का समर्थन करता है।​
b.मेडिकल अल्ट्रासाउंड: PTFE सामग्री (Dk 2.8) के साथ 12-परत पूर्ण HDI 30% तेज़ सिग्नल प्रोसेसिंग को सक्षम करता है, जिससे छवि रिज़ॉल्यूशन 15% तक बेहतर होता है।​
c.एयरोस्पेस सेंसर: सिरेमिक-भरे PTFE के साथ 8-परत HDI -55°C से 125°C पर विश्वसनीय रूप से संचालित होता है, जिसमें सिग्नल हानि <40GHz पर 0.5dB—उपग्रह संचार के लिए महत्वपूर्ण।​

अक्सर पूछे जाने वाले प्रश्न​
प्र: HDI PCB लागत में कितना जोड़ता है?​
A: HDI पारंपरिक PCBs की तुलना में 20–50% अधिक महंगा है, लेकिन 30% स्थान की बचत और 40% प्रदर्शन वृद्धि उच्च-मूल्य वाले उपकरणों (उदाहरण के लिए, 5G मोडेम, चिकित्सा उपकरण) में निवेश को उचित ठहराती है।​
प्र: HDI में सबसे छोटी ट्रेस चौड़ाई क्या है?​
A: उन्नत HDI 10μm (0.4mil) ट्रेसेस का समर्थन करता है, लेकिन निर्माण क्षमता के लिए 25–50μm मानक है। तंग ट्रेसेस के लिए अधिक सटीक नक़्क़ाशी की आवश्यकता होती है (±1μm सहिष्णुता)।​
प्र: मुझे क्रमिक लैमिनेशन का उपयोग कब करना चाहिए?​
A: क्रमिक लैमिनेशन (एक समय में एक परत बनाना) 12+ परत HDI के लिए आदर्श है, जो माइक्रोविया प्लेसमेंट पर बेहतर नियंत्रण सक्षम करता है और परत गलत संरेखण को कम करता है <10μm.​

निष्कर्ष​
HDI PCB डिज़ाइन सामग्री, स्टैकअप और सिग्नल अनुकूलन का एक रणनीतिक संतुलन मांगता है। कम-Dk, कम-Df सामग्री का चयन करके, कुशल स्टैकअप डिज़ाइन करके, और सिग्नल गिरावट को कम करके, इंजीनियर उच्च-घनत्व इलेक्ट्रॉनिक्स की पूरी क्षमता को अनलॉक कर सकते हैं। चाहे 5G, चिकित्सा उपकरणों, या एयरोस्पेस सिस्टम के लिए, HDI केवल अधिक घटक पैक करने के बारे में नहीं है—यह सबसे छोटे संभव फॉर्म फैक्टर में विश्वसनीय, उच्च-प्रदर्शन समाधान देने के बारे में है।