2025-09-05
उच्च गति वाले इलेक्ट्रॉनिक्स की दुनिया में जहां सिग्नल 10Gbps और उससे आगे की गति से दौड़ते हैं, नियंत्रित प्रतिबाधा केवल एक डिजाइन विचार नहीं है; यह विश्वसनीय प्रदर्शन की रीढ़ है।5जी ट्रांससीवर से लेकर एआई प्रोसेसर तक, उच्च आवृत्ति संकेतों (200MHz+) को संभालने वाले पीसीबी को सिग्नल गिरावट, डेटा त्रुटियों और विद्युत चुम्बकीय हस्तक्षेप (ईएमआई) को रोकने के लिए सटीक प्रतिबाधा मिलान की आवश्यकता होती है।
यह गाइड बताता है कि नियंत्रित प्रतिबाधा क्यों मायने रखती है, इसकी गणना कैसे की जाती है, और डिजाइन रणनीतियाँ जो सुनिश्चित करती हैं कि आपका हाई स्पीड पीसीबी अपेक्षित रूप से प्रदर्शन करे।हम ट्रेस ज्यामिति जैसे प्रमुख कारकों को तोड़ देंगे, सामग्री चयन और परीक्षण विधियों के साथ डेटा-संचालित तुलनाओं के साथ प्रतिबाधा असंगति के प्रभाव को उजागर करने के लिए। चाहे आप 10Gbps ईथरनेट बोर्ड या 28GHz 5G मॉड्यूल डिजाइन कर रहे हों,नियंत्रित प्रतिबाधा में महंगी विफलताओं से बचने और सिग्नल की अखंडता सुनिश्चित करने में मदद मिलेगी.
महत्वपूर्ण बातें
1नियंत्रित प्रतिबाधा यह सुनिश्चित करती है कि सिग्नल के निशान पीसीबी पर एक समान प्रतिरोध (आमतौर पर उच्च गति डिजिटल / आरएफ के लिए 50Ω) बनाए रखें, प्रतिबिंब और विकृति को रोकें।
2असंगत प्रतिबाधा के कारण सिग्नल प्रतिबिंब, समय की त्रुटियां, और ईएमआई की लागत निर्माताओं को उच्च मात्रा में उत्पादन के लिए $50k$200k का पुनर्मिलन।
3महत्वपूर्ण कारकों में ट्रेस चौड़ाई, डायलेक्ट्रिक मोटाई और सब्सट्रेट सामग्री (जैसे, रोजर्स बनाम एफआर 4) शामिल हैं, जिनमें से प्रत्येक प्रतिबाधा को 10 से 30% तक प्रभावित करता है।
4उद्योग के मानकों में अधिकांश उच्च गति पीसीबी के लिए ± 10% की प्रतिबाधा सहिष्णुता की आवश्यकता होती है, 28GHz+ अनुप्रयोगों (जैसे, 5G मिमीवेव) के लिए तंग ± 5% सहिष्णुता के साथ।
5समय क्षेत्र परावर्तनमिति (टीडीआर) और परीक्षण कूपन के साथ परीक्षण से यह सुनिश्चित होता है कि प्रतिबाधा विनिर्देशों को पूरा करती है, जिससे क्षेत्र की विफलता 70% तक कम हो जाती है।
पीसीबी में नियंत्रित प्रतिबाधा क्या है?
नियंत्रित प्रतिबाधा का अर्थ है पीसीबी के निशानों को डिजाइन करना ताकि वे अल्टरनेटिंग करंट (एसी) संकेतों के लिए एक विशिष्ट, सुसंगत प्रतिरोध बनाए रख सकें।एसी सिग्नल (विशेष रूप से उच्च आवृत्ति वाले) पीसीबी के प्रवाहकीय निशानों के साथ बातचीत करते हैं, डाईलेक्ट्रिक सामग्री, और आसपास के घटक जो संकेत प्रवाह के लिए एक संयुक्त प्रतिरोध बनाते हैं जिसे विशेषता प्रतिबाधा (Z0) कहा जाता है।
उच्च गति वाले पीसीबी के लिए, यह मान आमतौर पर 50Ω (डिजिटल और आरएफ के लिए सबसे आम), 75Ω (वीडियो / दूरसंचार में उपयोग किया जाता है), या 100Ω (इथरनेट जैसे अंतर जोड़े) होता है।लक्ष्य स्रोत के लिए निशान प्रतिबाधा से मेल खाना है (ईउदाहरण के लिए, एक ट्रांससीवर चिप) और लोड (उदाहरण के लिए, एक कनेक्टर) अधिकतम शक्ति हस्तांतरण और न्यूनतम संकेत हानि सुनिश्चित करने के लिए।
50Ω क्यों?
50Ω मानक तीन महत्वपूर्ण कारकों के संतुलन से उत्पन्न हुआः
a.पावर हैंडलिंगः उच्च प्रतिबाधा (जैसे, 75Ω) शक्ति क्षमता को कम करती है, जबकि कम प्रतिबाधा (जैसे, 30Ω) नुकसान को बढ़ाती है।
b.सिग्नल हानिः 50Ω अन्य मूल्यों की तुलना में उच्च आवृत्तियों (1100GHz) पर क्षीणन को कम करता है।
c.व्यावहारिक डिजाइनः FR4 जैसी मानक सामग्रियों का उपयोग करते हुए 50Ω को सामान्य निशान चौड़ाई (0.1~0.3 मिमी) और डाइलेक्ट्रिक मोटाई (0.1~0.2 मिमी) के साथ प्राप्त किया जा सकता है।
| प्रतिबाधा मूल्य | विशिष्ट अनुप्रयोग | मुख्य लाभ | सीमा |
|---|---|---|---|
| 50Ω | उच्च गति डिजिटल (पीसीआईई, यूएसबी4), आरएफ (5जी, वाईफाई) | शक्ति, हानि और डिजाइन लचीलापन को संतुलित करता है | कम शक्ति वाले अनुप्रयोगों के लिए अनुकूल नहीं |
| 75Ω | वीडियो (एचडीएमआई, एसडीआई), दूरसंचार (सहअक्षीय) | लंबी दूरी पर कम संकेत हानि | कम बिजली संभाल |
| 100Ω | अंतर जोड़े (ईथरनेट, SATA) | क्रॉसस्टॉक को कम करता है | सटीक निशान अंतर की आवश्यकता होती है |
उच्च गति पीसीबी के लिए नियंत्रित प्रतिबाधा क्यों मायने रखती है
कम गति (<100MHz) पर, सिग्नल काफी धीमी गति से फैलते हैं कि प्रतिबाधा असंगतताएं शायद ही कभी समस्याओं का कारण बनती हैं। लेकिन उच्च गति डिजाइन (> 200MHz) के लिए, जहां सिग्नल वृद्धि समय निशान लंबाई से कम होते हैं,यहां तक कि छोटी असंगति भी विनाशकारी समस्याएं पैदा करती हैं:
1. सिग्नल प्रतिबिंबित करता है: छिपे हुए तोड़फोड़कर्ता
जब किसी संकेत में अचानक प्रतिबाधा परिवर्तन होता है (उदाहरण के लिए, एक संकीर्ण निशान के बाद एक चौड़ा, या एक माध्यम), संकेत का एक हिस्सा स्रोत की ओर वापस प्रतिबिंबित होता है।ये प्रतिबिंब मूल संकेत के साथ मिश्रित होते हैं, जिसके कारण:
a.Overshoot/undershoot: वोल्टेज स्पाइक्स जो घटक के नामित वोल्टेज से अधिक होते हैं, IC को नुकसान पहुंचाते हैं।
b.Ringing: संकेत के बाद जारी रहने वाले दोलन को स्थिर होना चाहिए, जिससे समय की त्रुटियां होती हैं।
c. कमजोरीः प्रतिबिंबों में ऊर्जा हानि के कारण संकेत की कमजोरी, सीमा को कम करना।
उदाहरण: 20 प्रतिशत प्रतिबाधा असंगतता (60Ω) के साथ 50Ω ट्रैक पर 10Gbps सिग्नल अपनी ऊर्जा का 18% प्रतिबिंबों में खो देता है, जो 10,000 बिट्स में से 1 में डेटा को भ्रष्ट करने के लिए पर्याप्त है (BER = 1e-4) ।
2समय त्रुटि और डेटा भ्रष्टाचार
उच्च गति डिजिटल प्रणाली (जैसे, पीसीआईई 5.0100G ईथरनेट) सटीक समय पर निर्भर करते हैं। प्रतिबिंब संकेत के आगमन में देरी करते हैं, जिससेः
सेटअप/हॉल उल्लंघनः सिग्नल रिसीवर पर बहुत जल्दी या देर से पहुंचते हैं, जिससे गलत बिट व्याख्या होती है।
b.Skew: अंतर जोड़े (जैसे, 100Ω) सिंक्रनाइज़ेशन खो देते हैं जब प्रतिबाधा असंगतता एक निशान को दूसरे से अधिक प्रभावित करती है।
डेटा पॉइंटः 28GHz 5G सिग्नल में 5% प्रतिबाधा असंगतता 5G NR (3GPP) मानकों में नमूना खिड़की को याद करने के लिए 100ps समय विकृति का कारण बनती है।
3विद्युत चुम्बकीय हस्तक्षेप (ईएमआई)
असंगत प्रतिबाधा अनियंत्रित सिग्नल विकिरण पैदा करती है, निशान को छोटे एंटीना में बदल देती है। यह ईएमआईः
a. आस-पास के संवेदनशील घटकों (जैसे सेंसर, एनालॉग सर्किट) को बाधित करता है।
b. नियामक परीक्षणों में विफल रहता है (FCC भाग 15, CE RED), उत्पाद लॉन्च में देरी होती है।
परीक्षण परिणामः 15% प्रतिबाधा असंगतता के साथ एक पीसीबी ने एक मिलान डिजाइन की तुलना में 10GHz पर 20dB अधिक ईएमआई उत्सर्जित किया जो एफसीसी क्लास बी सीमाओं को विफल करता है।
प्रतिबाधा नियंत्रण की अनदेखी करने की कीमत
| परिणाम | 10 हजार इकाइयों के लिए लागत प्रभाव | उदाहरण दृश्य |
|---|---|---|
| पुनर्मिलन/स्क्रैप | $50k$200k | 20% बोर्ड डेटा त्रुटियों के कारण विफल होते हैं |
| क्षेत्र की विफलताएं | $100k$500k$ | ईएमआई से संबंधित मुद्दों से होने वाले गारंटी दावे |
| नियामक जुर्माना/देर | $50k$1M$ | विफल एफसीसी परीक्षण 3 महीने की देरी से लॉन्च |
पीसीबी प्रतिबाधा को प्रभावित करने वाले कारक
नियंत्रित प्रतिबाधा प्राप्त करने के लिए चार प्रमुख चरों को संतुलित करने की आवश्यकता होती है। यहां तक कि छोटे परिवर्तन (उदाहरण के लिए, निशान चौड़ाई में ± 0.05 मिमी) प्रतिबाधा को 5 ∼ 10% तक स्थानांतरित कर सकते हैंः
1निशान ज्यामितिः चौड़ाई, मोटाई और अंतर
a.Trace Width: व्यापक निशान प्रतिबाधा को कम करते हैं (अधिक सतह क्षेत्र = कम प्रतिरोध) । FR4 (0.1 मिमी डायलेक्ट्रिक) पर 0.1 मिमी के निशान में ~ 70Ω प्रतिबाधा होती है; इसे 0.3 मिमी तक चौड़ा करने से प्रतिबाधा ~ 50Ω तक गिर जाती है।
बी. तांबा मोटाईः मोटी तांबा (2 औंस बनाम 1 औंस) कम प्रतिरोध के कारण प्रतिबाधा को थोड़ा कम करता है (5% तक) ।
c.डिफरेंशियल जोड़ी स्पेसिंग: 100Ω डिफरेंशियल जोड़े के लिए, FR4 पर 0.2 मिमी दूर (0.2 मिमी चौड़ाई के साथ) स्पेसिंग निशान लक्ष्य प्रतिबाधा प्राप्त करता है। निकटतम दूरी प्रतिबाधा को कम करती है; व्यापक दूरी इसे बढ़ाती है।
| निशान चौड़ाई (मिमी) | तांबा मोटाई (औंस) | डायलेक्ट्रिक मोटाई (मिमी) | FR4 पर प्रतिबाधा (Ω) (Dk=4.5) |
|---|---|---|---|
| 0.1 | 1 | 0.1 | 70 |
| 0.2 | 1 | 0.1 | 55 |
| 0.3 | 1 | 0.1 | 50 |
| 0.3 | 2 | 0.1 | 45 |
2विद्युतरोधक सामग्री और मोटाई
ट्रेस और उसके संदर्भ ग्राउंड प्लेन (डायलेक्ट्रिक) के बीच की इन्सुलेटिंग सामग्री एक बड़ी भूमिका निभाती हैः
a.Dielectric Constant (Dk): कम Dk (जैसे, Rogers RO4350, Dk=3.48) वाली सामग्रियों में उच्च-Dk सामग्री (जैसे, FR4, Dk=4.5) के समान निशान आयामों के लिए उच्च प्रतिबाधा होती है।
b.Dielectric Thickness (h): मोटी डायलेक्ट्रिक प्रतिबाधा को बढ़ाता है (ट्रैक और ग्राउंड के बीच अधिक दूरी = कम क्षमता) । 0.1 मिमी से 0.2 मिमी की मोटाई को दोगुना करने से प्रतिबाधा में ~ 30% की वृद्धि होती है।
c.Loss Tangent (Df): कम Df सामग्री (जैसे, रोजर्स, Df=0.0037) उच्च आवृत्तियों पर सिग्नल हानि को कम करती है लेकिन प्रतिबाधा को सीधे प्रभावित नहीं करती है।
| सामग्री | Dk @ 1GHz | डीएफ @ 1GHz | प्रतिबाधा (Ω) 0.3 मिमी ट्रेस (0.1 मिमी मोटाई) के लिए |
|---|---|---|---|
| FR4 | 4.5 | 0.025 | 50 |
| रॉजर्स RO4350 | 3.48 | 0.0037 | 58 |
| पोलीमाइड | 3.5 | 0.008 | 57 |
| पीटीएफई (टेफ्लॉन) | 2.1 | 0.001 | 75 |
3पीसीबी स्टैक-अप और संदर्भ विमान
सिग्नल ट्रैक (संदर्भ विमान) के समीप एक ठोस ग्राउंड या पावर प्लेन नियंत्रित प्रतिबाधा के लिए महत्वपूर्ण है। इसके बिनाः
प्रतिबाधा अप्रत्याशित हो जाती है (20-50% तक भिन्न होती है) ।
बी.सिग्नल विकिरण बढ़ता है, जिससे ईएमआई होता है।
उच्च गति वाले डिजाइनों के लिएः
a.सिग्नल परतों को सीधे जमीन के विमानों के ऊपर/नीचे रखें (माइक्रोस्ट्रिप या स्ट्रिलाइन कॉन्फ़िगरेशन) ।
b. संदर्भ विमानों को विभाजित करने से बचें (उदाहरण के लिए, जमीन के ′′ द्वीपों ′′ का निर्माण) क्योंकि इससे प्रतिबाधा विखंडन पैदा होता है।
| विन्यास | विवरण | प्रतिबाधा स्थिरता | के लिए सर्वश्रेष्ठ |
|---|---|---|---|
| माइक्रोस्ट्रिप | बाहरी परत पर निशान, नीचे संदर्भ विमान | अच्छा (±10%) | लागत-संवेदनशील डिजाइन, 1~10GHz |
| स्ट्रिपलाइन | दो संदर्भ विमानों के बीच का निशान | उत्कृष्ट (±5%) | उच्च आवृत्ति (10100GHz), कम ईएमआई |
4. निर्माण सहिष्णुता
यदि विनिर्माण प्रक्रियाओं में परिवर्तनशीलता आती है तो उत्तम डिजाइन भी विफल हो सकते हैं:
a.एटिंग वेरिएशनः ओवर-एटिंग ट्रैक चौड़ाई को कम करता है, प्रतिबाधा को 5 से 10% तक बढ़ाता है।
b.Dielectric मोटाईः Prepreg (बंधन सामग्री) ± 0.01 मिमी, स्थानांतरण प्रतिबाधा 3~5% भिन्न हो सकती है।
क. तांबे की चढ़ाई: असमान चढ़ाई से निशान की मोटाई में परिवर्तन होता है, जिससे प्रतिबाधा प्रभावित होती है।
स्पेसिफिकेशन टिप: महत्वपूर्ण परतों के लिए तंग सहिष्णुताएं निर्दिष्ट करें (उदाहरण के लिए, डायलेक्ट्रिक मोटाई के लिए ± 0.01 मिमी) और IPC-6012 क्लास 3 (उच्च विश्वसनीयता वाले पीसीबी) के लिए प्रमाणित निर्माताओं के साथ काम करें।
नियंत्रित प्रतिबाधा के लिए डिजाइन रणनीति
लक्ष्य प्रतिबाधा को प्राप्त करने के लिए शुरुआत से ही सावधानीपूर्वक योजना बनाने की आवश्यकता होती है। सफलता सुनिश्चित करने के लिए इन चरणों का पालन करें:
1सही सामग्री जल्दी चुनें
a.लागत के प्रति संवेदनशील डिजाइनों के लिए (1GHz): उच्च-Tg FR4 (Tg≥170°C) का उपयोग करें Dk=4.2GHz।5यह किफायती है और अधिकांश उच्च गति वाले डिजिटल अनुप्रयोगों (उदाहरण के लिए, USB4, PCIe 4.0) के लिए काम करता है।
b. उच्च आवृत्ति के लिए (10100GHz): हानि को कम करने और प्रतिबाधा स्थिरता बनाए रखने के लिए Rogers RO4350 (Dk=3.48) या PTFE (Dk=2.1) जैसी कम-Dk सामग्री का विकल्प चुनें।
c. लचीले पीसीबी के लिए: कच्चे तांबे से प्रतिबाधा भिन्नता से बचने के लिए रोल्ड तांबे (चमकदार सतह) के साथ पॉलीमाइड (Dk=3.5) का प्रयोग करें।
2. सटीकता के साथ निशान आयामों की गणना
प्रतिबाधा कैलकुलेटर या सिमुलेशन उपकरण का उपयोग करके ट्रैक चौड़ाई, दूरी और डाइलेक्ट्रिक मोटाई निर्धारित करें। लोकप्रिय उपकरणों में शामिल हैंः
a.Altium Designer प्रतिबाधा कैलकुलेटरः वास्तविक समय में समायोजन के लिए लेआउट सॉफ्टवेयर के साथ एकीकृत करता है।
शनि पीसीबी टूलकिटः माइक्रोस्ट्रिप/स्ट्रिपलाइन समर्थन के साथ निःशुल्क ऑनलाइन कैलकुलेटर।
c.Ansys HFSS: जटिल डिजाइनों के लिए उन्नत 3D सिमुलेशन (जैसे, 5G मिमीवेव) ।
उदाहरण: 1 औंस तांबे और 0.1 मिमी डायलेक्ट्रिक के साथ रोजर्स आरओ 4350 (डीके = 3.48) पर 50Ω प्राप्त करने के लिए, कम डीके के कारण एफआर 4 के लिए आवश्यक 0.2 मिमी से 0.25 मिमी के निशान चौड़ाई की आवश्यकता होती है।
3. प्रतिबाधा विखंडन को कम से कम करें
ट्रेस ज्यामिति या परत संक्रमण में अचानक परिवर्तन असंगतता का सबसे बड़ा कारण है।
a. चिकनी निशान संक्रमणः प्रतिबिंबों से बचने के लिए 3 ̊5 गुना निशान चौड़ाई पर कॉपर चौड़े से संकीर्ण निशान परिवर्तन।
b.Via Optimization: स्टब लंबाई को कम करने के लिए अंधा/दफनाए गए vias (थ्रू-होल के बजाय) का उपयोग करें (स्टब को 10GHz+ संकेतों के लिए <0.5 मिमी रखें) । प्रतिबाधा बनाए रखने के लिए सिग्नल vias के चारों ओर ग्राउंड vias जोड़ें।
c.समान संदर्भ विमानः सुनिश्चित करें कि जमीन/शक्ति विमान ट्रेस के तहत निरंतर हों। ऐसे अंतराल से बचें जो बाधाओं को पैदा करते हैं।
4अपने निर्माता के साथ सहयोग करें
अपने पीसीबी निर्माता के साथ प्रारंभिक संचार महत्वपूर्ण है।
लक्ष्य प्रतिबाधा मान (जैसे, सिग्नल परतों के लिए 50Ω ± 5%) ।
b.स्टैकिंग विवरण (सामग्री, मोटाई, परत क्रम) ।
c.ट्रैक चौड़ाई/अंतर की आवश्यकताएं।
निर्माता निम्न कार्य कर सकते हैंः
a.यदि आपके निर्दिष्ट सब्सट्रेट उपलब्ध नहीं है तो सामग्री विकल्पों की सिफारिश करें।
b.संकुचित सहिष्णुता को प्राप्त करने के लिए प्रक्रियाओं (जैसे, उत्कीर्णन मापदंडों) को समायोजित करें।
c. उत्पादन के बाद प्रतिबाधा परीक्षण के लिए परीक्षण कूपन (एक जैसे निशान वाले छोटे पीसीबी अनुभाग) जोड़ें।
परीक्षण और सत्यापनः प्रतिबाधा विनिर्देशों को पूरा सुनिश्चित करना
यहां तक कि सबसे अच्छे डिजाइनों को सत्यापन की आवश्यकता होती है। प्रतिबाधा की पुष्टि करने के लिए इन तरीकों का उपयोग करेंः
1समय क्षेत्र परावर्तनमिति (टीडीआर)
टीडीआर प्रतिबाधा को मापने के लिए स्वर्ण मानक है। एक टीडीआर उपकरण तेजी से बढ़ते हुए धड़कन (1050ps) को ट्रैक के नीचे भेजता है और प्रतिबिंबों को मापता है। एक सपाट रेखा लगातार प्रतिबाधा को इंगित करती है;स्पाइक्स असंगतता दिखाते हैं.
a.यह क्या पता लगाता हैः अचानक प्रतिबाधा परिवर्तन (उदाहरण के लिए, स्टब्स के माध्यम से, निशान चौड़ाई परिवर्तन) ।
b.सटीकताः अधिकांश प्रणालियों के लिए ±2Ω, ±5% सहिष्णुता आवश्यकताओं के लिए पर्याप्त।
2. परीक्षण कूपन
निर्माता पीसीबी पैनल पर परीक्षण कूपन शामिल करते हैं। आपके डिजाइन के समान निशान वाले छोटे खंड। परीक्षण कूपनः
a. मुख्य पीसीबी को नुकसान पहुंचाए बिना प्रतिबाधा को मान्य करता है।
b. विनिर्माण चर (ईटिंग, लेमिनेशन) के लिए खाते जो पूरे पैनल को प्रभावित करते हैं।
सबसे अच्छा अभ्यासः समान निशान चौड़ाई, अंतराल और महत्वपूर्ण संकेतों के रूप में स्टैक-अप के साथ कूपन डिजाइन करें। उच्च विश्वसनीयता डिजाइन के लिए प्रत्येक पैनल के 10% कूपन का परीक्षण करें।
3वेक्टर नेटवर्क विश्लेषक (वीएनए)
उच्च आवृत्ति डिजाइनों (28GHz+) के लिए, वीएनए प्रतिबाधा और संकेत हानि की गणना करने के लिए एस-पैरामीटर (S11, S21) को मापते हैं। वीएनए 5G मिमीवेव पीसीबी के लिए आवश्यक हैं,जहां छोटी-छोटी असंगति भी महत्वपूर्ण नुकसान का कारण बनती है.
स्वीकृति मानदंड
| आवेदन | प्रतिबाधा सहिष्णुता | आवश्यक परीक्षण विधि |
|---|---|---|
| उपभोक्ता इलेक्ट्रॉनिक्स (110GHz) | ±10% | टीडीआर + परीक्षण कूपन |
| औद्योगिक (10°28GHz) | ± 7% | टीडीआर + वीएनए |
| 5G मिमीवेव (28GHz+) | ± 5% | वीएनए + थ्रीडी सिमुलेशन |
जिन आम गलतियों से बचना चाहिए
यहां तक कि अनुभवी डिजाइनर भी प्रतिबाधा से जुड़ी गलतियां करते हैं। इन जालों से सावधान रहें:
1. संदर्भ विमानों को अनदेखा करना
उच्च गति के निशान के तहत एक ठोस ग्राउंड प्लेन को शामिल करने में विफलता प्रतिबाधा मुद्दों का # 1 कारण है। एक संदर्भ विमान के बिना, प्रतिबाधा निशान की लंबाई के साथ 20 ~ 50% भिन्न होती है।
2वाया स्टब्स की ओर देखते हुए
छेद के माध्यम से आने वाले वायास ′′stubs ′′ (अप्रयुक्त खंड) बनाते हैं जो उच्च आवृत्तियों पर एंटीना के रूप में कार्य करते हैं। 10Gbps संकेतों के लिए, 1 मिमी स्टब 15% प्रतिबाधा असंगतता का कारण बनता है।स्टब्स को हटाने के लिए बैक-ड्रिलिंग का उपयोग करें या अंधे वीआस पर स्विच करें.
3. गलत सामग्री Dk मूल्यों का उपयोग करना
FR4 के नाममात्र Dk (4.5) के साथ डिजाइन करना, लेकिन Dk=4.8 के साथ बैच का उपयोग करना प्रतिबाधा को ~ 5% तक बदल देता है। अपने निर्माता से वास्तविक सामग्री Dk मानों के लिए पूछें (वे बैच के अनुसार भिन्न होते हैं) और अपनी गणनाओं को अपडेट करें।
4. खराब ट्रेस रूटिंग
तेज 90° मोड़, अचानक चौड़ाई परिवर्तन, और संदर्भ विमानों में क्रॉसिंग स्प्लिट सभी प्रतिबाधा विखंडन पैदा करते हैं। 45° मोड़ या वक्रों का उपयोग करें, और लगातार निशान चौड़ाई बनाए रखें।
वास्तविक दुनिया का उदाहरणः 5जी पीसीबी प्रतिबाधा समस्या को ठीक करना
28GHz 5G छोटे सेल पीसीबी का उत्पादन करने वाले एक निर्माता को सिग्नल प्रतिबिंब के कारण 30% विफलता दर का सामना करना पड़ा। टीडीआर परीक्षण से पता चलाः
a. प्रतिबाधा 50Ω से 65Ω तक पारगमन के माध्यम से बढ़ी (15% असंगतता) ।
b.ट्रैक चौड़ाई में भिन्नता (±0.03 मिमी) ने प्रतिबाधा में ±8Ω की बदलाव का कारण बना।
समाधान:
1सिग्नल के चारों ओर ग्राउंड वेयर्स जोड़े गए हैं ताकि स्टब प्रभावों को कम किया जा सके और असंगतता को 5% तक कम किया जा सके।
2.0.01 मिमी तक कड़े उत्कीर्णन सहिष्णुता, प्रतिबाधा भिन्नता को ±3Ω तक सीमित करना।
3. बेहतर डीके स्थिरता के लिए रॉजर्स आरओ 4350 (एफआर 4 से) पर स्विच किया गया, तापमान से संबंधित प्रतिबाधा शिफ्ट को 70% तक कम किया गया।
परिणामः उपज में 95% तक सुधार हुआ, 10k इकाइयों के लिए पुनः कार्य में $ 150k की बचत हुई और 3GPP 5G सिग्नल अखंडता मानकों को पूरा किया गया।
उच्च आवृत्ति डिजाइन के लिए उन्नत विचार
जैसे-जैसे सिग्नल 28 गीगाहर्ट्ज़ से आगे बढ़ते हैं (उदाहरण के लिए, 5 जी एमएमवेव, उपग्रह संचार), नियंत्रित प्रतिबाधा और भी अधिक महत्वपूर्ण हो जाती है।
1त्वचा प्रभाव और कच्चे तांबे
उच्च आवृत्तियों पर, संकेत तांबे के निशानों की सतह के साथ यात्रा करते हैं (त्वचा प्रभाव) । कच्चे इलेक्ट्रोलाइटिक तांबे (Ra 1 ¢ 2 μm) प्रतिरोध को बढ़ाता है और प्रतिबाधा को बाधित करता है,जबकि चिकनी लुढ़का हुआ तांबा (Ra <0.5μm) इन मुद्दों को कम करता है।
| तांबा प्रकार | सतह की कठोरता (Ra) | 28GHz पर प्रतिबाधा परिवर्तन | 28GHz पर सिग्नल हानि (dB/इंच) |
|---|---|---|---|
| इलेक्ट्रोलाइटिक (ED) | 1 ¢ 2 μm | ± 8% | 1.2 |
| लुढ़का हुआ (आरए) | <0.5μm | ± 3% | 0.8 |
अनुशंसाः प्रतिबाधा स्थिरता बनाए रखने और हानि को कम करने के लिए 28GHz+ डिजाइनों के लिए रोल्ड तांबे का उपयोग करें।
2तापमान और आर्द्रता प्रभाव
डायलेक्ट्रिक स्थिरांक (Dk) तापमान और आर्द्रता के साथ बदलती है, प्रतिबाधा बदलती हैः
a.FR4 ̊s Dk 0.2 ̊0.3 से बढ़ता है जब तापमान 25°C से 125°C तक बढ़ता है, जिससे प्रतिबाधा 5 ̊7% कम हो जाती है।
b. आर्द्रता (> 60% आरएच) FR4s Dk को 0.1~0 तक बढ़ाता है।2, जिससे छोटे लेकिन महत्वपूर्ण प्रतिबाधा में गिरावट आती है।
शमनः
मोटर वाहन/औद्योगिक पीसीबी के लिए उच्च-टीजी, नमी प्रतिरोधी सामग्री (जैसे, रोजर्स आरओ4835, टीजी=280°C) का प्रयोग करें।
b.प्रचालन वातावरण सीमाओं (जैसे, -40°C से 85°C, <60% आरएच) को डिजाइन दस्तावेज में निर्दिष्ट करें।
3अंतर जोड़ी प्रतिबाधा
अंतर जोड़े (जैसे, 100Ω ईथरनेट, USB4) दो निशानों के बीच संतुलित प्रतिबाधा पर निर्भर करते हैं। असंगत जोड़े का कारण बनते हैंः
a.सामान्य मोड शोरः असंतुलित संकेत ईएमआई विकिरण करते हैं।
b.Skew: जोड़ी के बीच समय अंतर, डेटा को भ्रष्ट करना।
डिजाइन नियम:
a. झुकाव को कम करने के लिए समान निशान लंबाई (± 0.5 मिमी) बनाए रखें।
b.जोड़ी के बीच की दूरी को स्थिर रखें (अचानक चौड़ाई/संकुचन नहीं) ।
c. क्रॉसस्टॉक को कम करने के लिए अंतर जोड़े और अन्य संकेतों के बीच एक ग्राउंड प्लेन का प्रयोग करें।
उद्योग मानक और अनुपालन
मानकों का पालन करने से निर्माताओं और अनुप्रयोगों में प्रतिबाधा नियंत्रण सुनिश्चित होता हैः
| मानक | मुख्य आवश्यकता | आवेदन |
|---|---|---|
| IPC-2221A | प्रतिबाधा गणना सूत्रों और डिजाइन दिशानिर्देशों को परिभाषित करता है | सभी उच्च गति पीसीबी |
| IPC-6012 वर्ग 3 | टीडीआर और परीक्षण कूपन के साथ प्रतिबाधा परीक्षण की आवश्यकता है | एयरोस्पेस, चिकित्सा, 5जी |
| आईईईई 802.3 (ईथरनेट) | 10GBASE-T के लिए 100Ω अंतर प्रतिबाधा निर्दिष्ट करता है | नेटवर्किंग उपकरण |
| 3जीपीपी टीएस 38.101 | 5जी एनआर मिमीवेव (24.2552.6GHz) के लिए 50Ω प्रतिबाधा अनिवार्य है | 5जी बेस स्टेशन, उपयोगकर्ता उपकरण |
उच्च गति पीसीबी में नियंत्रित प्रतिबाधा के बारे में अक्सर पूछे जाने वाले प्रश्न
प्रश्न 1: क्या मैं 2 परत पीसीबी के साथ नियंत्रित प्रतिबाधा प्राप्त कर सकता हूँ?
उत्तरः हां, लेकिन यह चुनौतीपूर्ण है। 2-परत पीसीबी में आंतरिक संदर्भ विमान नहीं होते हैं, जिससे प्रतिबाधा निशान चौड़ाई और अंतराल के लिए अधिक संवेदनशील होती है। माइक्रोस्ट्रिप कॉन्फ़िगरेशन (बाहरी परत पर निशान, बाहरी परत पर निशान) का उपयोग करें।अन्य परत पर जमीन विमान) और निशान कम रखें (<5 सेमी 10GHz+ के लिए).
Q2: उत्पादन के दौरान प्रतिबाधा के लिए मुझे कितनी बार परीक्षण करना चाहिए?
उत्तरः उच्च मात्रा में चलने के लिए, परीक्षण कूपन का उपयोग करके 10% पैनलों का परीक्षण करें। कम मात्रा, उच्च विश्वसनीयता डिजाइन (जैसे, चिकित्सा) के लिए, टीडीआर के साथ 100% बोर्डों का परीक्षण करें।
Q3: विशेषता प्रतिबाधा और अंतर प्रतिबाधा में क्या अंतर है?
A: विशेषता प्रतिबाधा (Z0) एक एकल निशान (जैसे, 50Ω) को संदर्भित करता है। अंतर प्रतिबाधा दो निशान (जैसे, 100Ω) के संयुक्त प्रतिबाधा को मापती है, जो ईथरनेट जैसे संतुलित संकेतों के लिए महत्वपूर्ण है।
Q4: क्या मैं पीसीबी निर्माण के बाद प्रतिबाधा को समायोजित कर सकता हूँ?
उत्तर: कोई बाधा नहीं है, यह निशान ज्यामिति और सामग्रियों द्वारा निर्धारित किया जाता है, जिन्हें उत्पादन के बाद नहीं बदला जा सकता है। समस्याओं को ठीक करने के लिए पीसीबी को फिर से डिजाइन करना आवश्यक है।
प्रश्न 5: वायस प्रतिबाधा को कैसे प्रभावित करते हैं?
उत्तरः वे अपने बेलनाकार आकार के कारण प्रतिबाधा विखंडन के रूप में कार्य करते हैं। प्रतिबिंबों को कम करने के लिए प्रतिबाधा (<0.5 मिमी) को कम करें।
निष्कर्ष
नियंत्रित प्रतिबाधा उच्च गति पीसीबी डिजाइन की आधारशिला है, जो संकेतों को प्रतिबिंब, समय त्रुटियों या ईएमआई के बिना फैलाने को सुनिश्चित करती है।और निर्माण सहिष्णुता, इंजीनियर 5जी, एआई और हाई-स्पीड डिजिटल सिस्टम के लिए महत्वपूर्ण 50Ω, 75Ω या 100Ω लक्ष्यों को प्राप्त कर सकते हैं।
मुख्य बातें स्पष्ट हैंः
a.अल्टियम या शनि पीसीबी टूलकिट जैसे उपकरणों का उपयोग करके सटीक गणना के साथ शुरू करें।
स्टैक-अप और सामग्री विकल्पों को मान्य करने के लिए निर्माताओं के साथ जल्दी से सहयोग करें।
c. उत्पादन से पहले मुद्दों को पकड़ने के लिए टीडीआर और परीक्षण कूपन के साथ सख्ती से परीक्षण।
जैसे-जैसे संकेत उच्च आवृत्तियों (60GHz+) में आगे बढ़ते जाते हैं, नियंत्रित प्रतिबाधा केवल अधिक महत्वपूर्ण हो जाएगी। इन सिद्धांतों में महारत हासिल करके,आप पीसीबी डिजाइन करेंगे जो सबसे अधिक मांग वाले अनुप्रयोगों में विश्वसनीय प्रदर्शन प्रदान करते हैं.
याद रखें: उच्च गति इलेक्ट्रॉनिक्स में, प्रतिबाधा नियंत्रण एक विकल्प नहीं है यह एक उत्पाद जो काम करता है और एक है कि विफलता के बीच अंतर है।
अपनी पूछताछ सीधे हमें भेजें
